การออกแบบแผงวงจรพิมพ์หลายชั้นที่ได้รับการปรับแต่งสามารถปรับปรุงความสมบูรณ์ของสัญญาณได้อย่างไร

1. บทนำ: ความสำคัญของการรักษาความสมบูรณ์ของสัญญาณที่ได้รับการปรับให้เหมาะสมในการออกแบบ PCB หลายชั้นแบบสัญญาณผสม

ในสภาพแวดล้อมอิเล็กทรอนิกส์ที่พัฒนาอย่างรวดเร็วในปัจจุบัน ความต้องการอุปกรณ์ขนาดกะทัดรัดที่มีประสิทธิภาพสูงทำให้เกิดการรวมวงจรทั้งแบบอะนาล็อกและดิจิทัลไว้บนบอร์ดเดียวกัน pCB สัญญาณผสม บอร์ดเหล่านี้ขับเคลื่อนทุกอย่างตั้งแต่ควบคอลเลอร์อุตสาหกรรมอัจฉริยะไปจนถึงระบบความบันเทิงในรถยนต์—และแก่นกลางของการทำงานนั้นมีองค์ประกอบสำคัญเพียงหนึ่งเดียว: ความสมบูรณ์ของสัญญาณ .

ความสมบูรณ์ของสัญญาณ (SI) หมายถึงคุณภาพและความน่าเชื่อถือของสัญญาณไฟฟ้าขณะที่ส่งผ่านแผงวงจรพิมพ์ เมื่อสัญญาณยังคงรักษารูปร่าง แรงดัน และจังหวะเวลาตามที่ตั้งใจไว้ตลอดเส้นทางการส่ง ระบบจะทำงานได้ตามที่คาดหวัง อย่างไรก็ตาม ด้วยส่วนประกอบของ pCB ดิจิทัลความเร็วสูง และ pCB อะนาล็อกที่ไวต่อสัญญาณ โดเมนที่อยู่ร่วมกันบนเลย์เอาต์สัญญาณผสม ความเสี่ยงต่อคุณภาพของสัญญาณจะเพิ่มขึ้นหลายเท่า การเปลี่ยนแปลงความถี่สูง คลื่นรบกวนจากการสลับสถานะ และผลกระทบจากพาราซิติกสามารถทำให้สัญญาณเสื่อมสภาพ—นำไปสู่ crossTalk , กราวด์กระเด้ง , และการสูญเสียความถูกต้องของข้อมูล ผลลัพธ์ที่ตามมาคืออะไร? พฤติกรรมวงจรที่คาดเดาไม่ได้ การรบกวนแม่เหล็กไฟฟ้า ( EMI ) ปัญหาด้านกฎระเบียบ และความล่าช้าที่น่าหงุดหงิดต่อระยะเวลาในการนำผลิตภัณฑ์ออกสู่ตลาด

ทำไมความสมบูรณ์ของสัญญาณจึงมีความสำคัญมากในแผ่นวงจรพีซีบีแบบสัญญาณผสม?

บอร์ดสัญญาณผสมเผชิญกับความท้าทายเฉพาะด้านความสมบูรณ์ของสัญญาณ เนื่องจากวงจรดิจิทัลสร้างอัตราการเปลี่ยนผ่านที่รวดเร็ว การสวิงของแรงดันไฟฟ้า และกระแสไฟแบบกระชาก ซึ่งสามารถปนเปื้อนเส้นทางสัญญาณอนาล็อกได้อย่างง่ายดาย สปายก์ที่ผิดพลาดบนสัญญาณอ้างอิง แผ่นกราวด์ หรือสัญญาณนาฬิกาที่เสียหาย อาจหมายถึงค่าอ่านสัญญาณอนาล็อกที่คลาดเคลื่อน การรวมตัวของ ADC ล้มเหลว , หรือการถ่ายโอนข้อมูลที่ผิดพลาด—ทั้งหมดนี้มีความร้ายแรงโดยเฉพาะในแอปพลิเคชันที่ต้องการความปลอดภัยสูงหรือความละเอียดสูง

ตารางข้อเท็จจริงด่วน: ทำไมความสมบูรณ์ของสัญญาณจึงสำคัญในพีซีบีสัญญาณผสม

คู่มือนี้ครอบคลุมอะไรบ้าง

ในคู่มือเชิงลึกนี้ คุณจะได้เรียนรู้:

• พื้นฐานของ pCB สัญญาณผสม วิศวกรรม
• แนวทางปฏิบัติที่ดีที่สุดสำหรับการจัดการ SI (พร้อมคำสำคัญอย่าง การควบคุมอิมพีแดนซ์ , การวางเส้นทางคู่ต่างศักย์ , และ กลยุทธ์การต่อพื้น )
• กระบวนการ 12 ขั้นตอนเพื่อเพิ่มประสิทธิภาพและสามารถผลิตได้สูงสุด
• เนื้อหาขั้นสูงเกี่ยวกับวายแอส สแต็กอัพ ตัวเก็บประจุลดแรงรบกวน และอื่นๆ
• คำแนะนำในการแก้ปัญหาและตัวอย่างกรณีศึกษา
• เครื่องมือล่าสุดสำหรับ การจำลอง SI และ การวิเคราะห์ PDN

2. การออกแบบแผงวงจรพีซีบีแบบมิกซ์สัญญาณคืออะไร?

A pCB สัญญาณผสม คือ แผงวงจรพิมพ์ที่รวมเอาส่วนประกอบแบบแอนะล็อกและแบบดิจิทัลไว้ในซับสเตรตเดียวกัน การผสานรวมนี้ทำให้อุปกรณ์สมัยใหม่สามารถเชื่อมโยงโลกทางกายภาพที่เป็นสัญญาณแอนะล็อกเข้ากับโดเมนดิจิทัล ทำให้สามารถใช้งานได้ตั้งแต่ผลิตภัณฑ์ IoT ที่มีเซนเซอร์จำนวนมากไปจนถึงหน่วยควบคุมอิเล็กทรอนิกส์ขั้นสูงในยานยนต์

การกำหนดความหมายของโดเมนมิกซ์สัญญาณ แอนะล็อก และดิจิทัลในแผงวงจรพีซีบี

• แผงวงจรพีซีบีแบบอนาล็อก จัดการสัญญาณต่อเนื่อง เช่น สัญญาณเสียง อุณหภูมิ หรือระดับแรงดันไฟฟ้า สัญญาณเหล่านี้มีความไวต่อสัญญาณรบกวน การรั่วของสัญญาณ (crosstalk) และการเปลี่ยนแปลงของแรงดันไฟฟ้าเพียงเล็กน้อยอย่างมาก
• แผงวงจรพีซีบีแบบดิจิทัล ประมวลผลสัญญาณลอจิกแบบไม่ต่อเนื่อง (0 และ 1) แม้จะดูเหมือนมีความทนทาน แต่วงจรดิจิทัล โดยเฉพาะแบบความเร็วสูง เป็นแหล่งกำเนิดหลักของสัญญาณรบกวนแม่เหล็กไฟฟ้า การกระโดดของศูนย์กลาง (ground bounce) และสัญญาณขาออกที่สลับสถานะพร้อมกัน (SSO)
• การออกแบบแผงวงจรพีซีบีแบบมิกซ์ซิกแนล หมายถึง การวางผังวงจรที่โลกทั้งสองนี้ต้องอยู่ร่วมกันได้ ซึ่งต้องให้ความใส่ใจอย่างพิถีพิถันต่อ ความสมบูรณ์ของสัญญาณ , การต่อพื้น และปัญหาความสมบูรณ์ของแหล่งจ่ายไฟ

การใช้งานทั่วไปของแผงวงจรพีซีบีแบบมิกซ์ซิกแนล

แผงวงจรพีซีบีแบบมิกซ์ซิกแนลเป็นพื้นฐานสำคัญของระบบหลายประเภทที่ต้องอาศัยความแม่นยำสูง รวมถึง:

• อุตสาหกรรมอัตโนมัติ: การควบคุมแบบเรียลไทม์ร่วมกับอินเทอร์เฟซเซนเซอร์ที่มีความแม่นยำสูง
• ระบบรถยนต์: ระบบสาระบันเทิง, การจัดการแบตเตอรี่, ระบบช่วยเหลือผู้ขับขี่ขั้นสูง (ADAS), และการควบคุมเครื่องยนต์
• อุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภค: สมาร์ทโฟน, อุปกรณ์สวมใส่อัจฉริยะ, อุปกรณ์เสียง, และกล้อง
• อุปกรณ์ทางการแพทย์: เครื่องติดตามสัญญาณชีพผู้ป่วย, ระบบถ่ายภาพทางการแพทย์, และอุปกรณ์วินิจฉัย
• การสื่อสาร: เราเตอร์, ตัวส่ง-รับสัญญาณ, SDR, และอุปกรณ์เครือข่ายความเร็วสูง

ตาราง: ตัวอย่างการใช้งานแผ่นวงจรพีซีบีแบบมิกซ์ซิกแนล

ทำไมการออกแบบแผงวงจรพีซีบีแบบมิกซ์สัญญาณจึงเป็นเรื่องที่ท้าทาย?

อุปสรรคหลักคือการจัดการ ความสมบูรณ์ของสัญญาณ เนื่องจาก:

• วงจรมีการเปลี่ยนแปลงแรงดันอย่างรวดเร็ว (dV/dt สูง, di/dt สูง) ซึ่ง ก่อให้เกิดสัญญาณรบกวน บนพื้นดินและเครือข่ายไฟฟ้าที่ใช้ร่วมกัน
• วงจรอะนาล็อกมีความไวต่อสัญญาณรบกวนระดับต่ำ แม้เพียงไมโครโวลต์ ซึ่งอาจทำให้เกิด SNR การลดลงของอัตราส่วนสัญญาณต่อสัญญาณรบกวน (signal-to-noise ratio) และ ทีเอชดี การบิดเบือนฮาร์โมนิกโดยรวม (total harmonic distortion) ใน ADCs
• สัญญาณนาฬิกา (เช่น ที่จ่ายไปยัง ADC ล้มเหลว ) และเส้นข้อมูลตัดกันหลายโดเมน ส่งผลให้เกิด crossTalk , ความไม่ต่อเนื่องของเส้นทางคืนสัญญาณ และข้อผิดพลาดด้านจังหวะเวลา
• การดำเนินการที่ไม่ดี กลยุทธ์การต่อพื้น และ PCB stack-up สามารถทำให้ความเสี่ยงเหล่านี้เพิ่มมากขึ้น โดยเฉพาะในบอร์ดหลายชั้นที่มีความหนาแน่นสูง

การเข้าใจบล็อกพื้นฐานสำคัญของระบบผสมสัญญาณ

แผงวงจรพีซีบีแบบมิกซ์สัญญาณที่ประสบความสำเร็จจะต้องทำให้ได้ดังนี้

• การแยกส่วน: รักษาระดับสัญญาณอนาล็อกให้ปราศจากสัญญาณรบกวนจากดิจิทัล ผ่านการออกแบบเลย์เอาต์ การแบ่งพื้นดิน หรือการใช้แหวนป้องกัน
• การแปลงสัญญาณอย่างเชื่อถือได้: การตรวจสอบให้แน่ใจว่าตัวแปลงสัญญาณอะนาล็อกเป็นดิจิทัล (ADC) ของคุณ (เช่น 12 บิต หรือ 16 บิต) และตัวแปลงสัญญาณดิจิทัลเป็นอะนาล็อก (DAC) ส่งข้อมูลได้อย่างแม่นยำและมีความผิดเพี้ยนต่ำ โดยใช้เครือข่ายการแจกแจงสัญญาณนาฬิกาที่สะอาด เครือข่ายการแจกแจงสัญญาณนาฬิกา และการแยกสัญญาณให้มีประสิทธิภาพ
• อิมพีแดนซ์ที่ควบคุมได้: กำหนดเส้นทางสัญญาณแบบ single-ended ขนาด 50 Ω หรือแบบ differential ขนาด 100 Ω สำหรับเส้นทางสัญญาณความเร็วสูง โดยใช้โครงสร้างไมโครสตริป์ สตริปไลน์ หรือโคพลานาร์เวฟไกด์
• เครือข่ายจ่ายพลังงานที่มีประสิทธิภาพ (PDN): ลดคลื่นรบกวนและรักษาแรงดันให้คงที่ด้วยการออกแบบแผงวงจรและตัวเก็บประจุแยกสัญญาณที่เหมาะสม
• การป้องกันสัญญาณและการจัดการ EMI: ใช้การต่อสายผ่าน via stitching พื้นที่เททองแดง หรือกรงฟาราเดย์ในบริเวณที่ไวต่อสัญญาณเป็นพิเศษ

3. ปัญหาหลักด้านความสมบูรณ์ของสัญญาณในแผงวงจรพีซีบีแบบผสมสัญญาณที่ต้องปรับปรุง

การออกแบบที่มีความทนทาน pCB สัญญาณผสม เป็นการจัดสมดุลอย่างละเอียดอ่อน: ต้องอาศัยการประสานงานอย่างระมัดระวังระหว่างความไวของสัญญาณเชิงอนะลอก และการทำงานอย่างต่อเนื่องของตรรกะดิจิทัลบนพื้นฐานเดียวกัน เมื่ออัตราการถ่ายโอนข้อมูลเพิ่มสูงขึ้น และความหนาแน่นของบอร์ดเพิ่มมากขึ้น การรับประกันความสมบูรณ์ของสัญญาณ ความสมบูรณ์ของสัญญาณ (SI) ไม่ใช่เรื่องท้าทายเท่านั้น แต่ยังเป็นสิ่งจำเป็นอย่างยิ่ง ด้านล่างนี้ เราจะพูดถึงอุปสรรคหลักด้านความสมบูรณ์ของสัญญาณที่นักออกแบบแผงวงจรพีซีบีแบบผสมสัญญาณทุกคนต้องแก้ไข เพื่อให้ผลิตภัณฑ์ที่มีความน่าเชื่อถือและประสิทธิภาพสูง

1. สัญญาณรบกวนข้ามช่อง (Crosstalk) และการเหนี่ยวนำของสัญญาณรบกวน

เมื่อเส้นทางสัญญาณอนาลอกและดิจิทัลวิ่งขนานกันใกล้กัน โดยเฉพาะในระยะยาว สัญญาณดิจิทัลที่เปลี่ยนแปลงอย่างรวดเร็วจะปล่อยสัญญาณรบกวนเข้าสู่เส้นทางอนาลอกที่ไวต่อสัญญาณผ่านความจุร่วมและความเหนี่ยวนำร่วม ซึ่งปรากฏการณ์นี้เรียกว่า crossTalk ในงานออกแบบความเร็วสูง สิ่งนี้อาจทำให้เกิดข้อผิดพลาดอย่างมากในการวัดสัญญาณอนาลอก หรือทำให้ข้อมูลเสียหาย สัญญาณรบกวนจากกราวด์ที่ไม่ดี การวางเส้นทางคู่ต่างศักย์ และการจับคู่ความต้านทานที่ไม่เหมาะสมจะยิ่งทำให้ปัญหานี้รุนแรงขึ้น

2. กราวด์กระเด้ง (Ground Bounce) และวงจรกราวด์ซ้ำ (Ground Loops)

กราวด์กระเด้ง เกิดขึ้นเมื่อเอาต์พุตดิจิทัลความเร็วสูงสลับสถานะพร้อมกัน ทำให้เกิดการเปลี่ยนแปลงของแรงดันกราวด์อย่างฉับพลัน การเปลี่ยนแปลงเหล่านี้ (การสลับเอาต์พุทพร้อมกัน หรือ SSO) มีปัญหามากโดยเฉพาะในกรณีที่ส่วนอนาล็อกและดิจิทัลแชร์ระนาบกราวด์ทั้งหมดหรือบางส่วน ซึ่งจะส่งผลไม่เพียงแต่ทำให้เกิดข้อผิดพลาดด้านเวลาในระบบดิจิทัลเท่านั้น แต่ยังรบกวนแรงดันอ้างอิงสำหรับตัวแปลงสัญญาณแบบอนาล็อก-ดิจิทัล ออปแอมป์ และเซ็นเซอร์ที่ไวต่อสัญญาณ

วงจรกราวด์เป็นห่วง เกิดขึ้นเมื่อมีหลายเส้นทางสำหรับกระแสกลับไปยังกราวด์ ทำให้เกิดวงจรคล้าย "เสาอากาศ" ที่ไม่ต้องการ ซึ่งอาจทำให้เกิดเสียงฮัม การสั่นสะเทือน หรือรับสัญญาณรบกวนแม่เหล็กไฟฟ้าจากสภาพแวดล้อมได้ สิ่งนี้ทำให้ กลยุทธ์การต่อพื้น —เช่น การวางเลย์เอาต์อย่างระมัดระวังและการต่อกราวด์แบบจุดเดียว—มีความสำคัญอย่างยิ่งสำหรับแผงวงจรผสมสัญญาณ

3. เสียงรบกวนจากระบบจ่ายไฟ (PDN)

ความผันผวนบนสายไฟ ซึ่งเกิดจากภาระที่สลับสถานะเร็ว (IC ดิจิทัล ตัวขับสัญญาณนาฬิกา) สามารถสร้างคลื่นรบกวนและพัลส์เสียงรบกวนที่ถูกเหนี่ยวนำเข้าสู่สายจ่ายไฟอนาล็อกหรือขาอินพุตอ้างอิงอนาล็อกโดยตรง หาก คาปาซิเตอร์เบี่ยงเบน ไม่เพียงพอ ติดตั้งผิดตำแหน่ง หรือมีคุณสมบัติ ESR ที่ไม่ดี คุณภาพของไฟฟ้าจะลดลง การจ่ายพลังงานที่ไม่มั่นคง PDN ไม่เพียงแต่ส่งผลเสียต่อ SI เท่านั้น แต่ยังทำให้ความละเอียดของ ADC เสียหายได้ (ก่อให้เกิด jitter, การสูญเสีย SNR และข้อผิดพลาดในการทำงาน)

4. ความไม่ต่อเนื่องของอิมพีแดนซ์และการรบกวนเส้นทางกลับ

สัญญาณดิจิทัลความเร็วสูงมีพฤติกรรมคล้ายสายส่งสัญญาณแบบควบคุมอิมพีแดนซ์ (โดยทั่วไปเป็น microstrip หรือ stripline) และความไม่ต่อเนื่องใดๆ เช่น via ตัวเชื่อมต่อ หรือแผงจ่ายไฟ/กราวด์ที่แยกออก จะก่อให้เกิดการสะท้อนของสัญญาณ คลื่นนิ่ง และ ความไม่สอดคล้องของอิมพีแดนซ์ ในทำนองเดียวกัน เส้นทางกลับสำหรับสัญญาณอนาล็อกและดิจิทัลจะต้องสั้น ตรง และปราศจากการแยกหรือปลายตัน มิฉะนั้นจะเกิด การสะท้อน และ การสูญเสียสัญญาณ เกิดขึ้น

ตาราง: การรบกวนทั่วไปและผลกระทบ

5. ปัญหา EMI/EMC

การรบกวนแม่เหล็กไฟฟ้า (EMI) และความเข้ากันได้ด้วยไฟฟ้าแม่เหล็ก (EMC) เป็นปัญหาใหญ่ โดยเฉพาะอย่างยิ่งในแบบปรับโครงการสัญญาณผสม วงจรดิจิตอลที่เร็วมากทําหน้าที่เป็น EMI emitters, ในขณะที่เซ็นเซอร์แบบแอนาล็อก, input RF และ ADC เป็นเหยื่อที่เปราะบาง ไม่เพียงพอ การป้องกัน การวางแผนระยะที่ไม่ดี และการขาดการเย็บผ่านสามารถเปลี่ยนบอร์ดเป็นแอนเทนเนียการออกอากาศ

6. ปัญหาการกําหนดเวลาและการกระจายนาฬิกา

ไม่ปกติ เครือข่ายการแจกแจงสัญญาณนาฬิกา หรือเกิน การกระแทกของนาฬิกา สามารถสร้างความผิดตรงระหว่างเวลา ( skew) ระหว่างโดเมน ส่งผลให้ความอ่อนแอที่ไม่คาดเดาได้, metastability และความผิดพลาดการสตร็อบข้อมูล การข้ามเขตนาฬิกา . ADC และ DAC มีความอ่อนไหวต่อสัญญาณรบกวนและจังหวะการสั่นที่ไม่เสถียรของคล็อกเป็นพิเศษ ซึ่งจะทำให้แบนด์วิดธ์ที่แท้จริงและความแม่นยำลดลง

7. การจำลองและการวิเคราะห์ก่อนวางเลเอาต์ไม่เพียงพอ

ความซับซ้อนของ PCB ในปัจจุบันทำให้อันตรายหากจะ 'เดาเอากันไป' โดยไม่มีการวิเคราะห์ การจำลอง SI และ power integrity (PI) เครื่องมือจำลอง (เช่น HyperLynx, Ansys SIwave, Keysight ADS) ช่วยให้นักออกแบบสามารถคาดการณ์และแก้ไขปัญหาที่ละเอียดอ่อนได้ล่วงหน้า—เช่น การจับคู่ความยาวที่ไม่เหมาะสม ความไม่ต่อเนื่องของเส้นทางกลับ ความจุแบบพาราซิติก และจุดร้อนทางความร้อน—ก่อนที่จะเริ่มผลิต

4. แนวทางปฏิบัติที่ดีที่สุดและข้อพิจารณาหลัก

การออกแบบ pCB สัญญาณผสม ด้วยคุณสมบัติที่โดดเด่น ความสมบูรณ์ของสัญญาณ ต้องใช้วิธีการที่ละเอียดอ่อนและครอบคลุมทุกด้าน การตัดสินใจทุกอย่าง—ตั้งแต่ลำดับการเรียงชั้นไปจนถึงการแจกแจงพลังงาน—สามารถส่งผลต่อประสิทธิภาพสุดท้ายของบอร์ดในการใช้งานจริงได้ ในส่วนนี้ คุณจะได้เรียนรู้แนวทางปฏิบัติที่สำคัญและนำไปใช้ได้จริง ซึ่งครอบคลุมทั้งหลักการออกแบบพื้นฐานและเทคนิคขั้นสูงสำหรับการรวมระบบอนาล็อก/ดิจิทัล

1. วางแผนการแบ่งแยกพื้นที่บนบอร์ดตั้งแต่ระยะแรก

การแยกฟังก์ชันอย่างชัดเจนถือเป็นสิ่งสำคัญ พึงกำหนดพื้นที่เฉพาะสำหรับ pCB อะนาล็อกที่ไวต่อสัญญาณ และ pCB ดิจิทัลความเร็วสูง วงจรระหว่างการจับภาพผังсхемและการวางแผนผังวางแผ่นวงจร พื้นที่ทางกายภาพที่ห่างกันมากจะช่วยลดการรบกวนจากสัญญาณรบกวน การสั่นของพื้นดิน (ground bounce) และการรบกวนข้ามช่อง (crosstalk) ระหว่างโดเมนต่างๆ หลักทั่วไป: อย่าเดินสัญญาณนาฬิกาแบบดิจิทัลหรือสัญญาณข้อมูลความเร็วสูงใต้หรือใกล้กับองค์ประกอบอนาล็อกที่ไวต่อสัญญาณ

ขั้นตอนสำคัญ:

• วางตำแหน่ง ADC, เซ็นเซอร์ และแอมปลิไฟเออร์อนาล็อกให้ไกลเท่าที่เป็นไปได้จากออสซิลเลเตอร์, FPGA, ตัวควบคุมแรงดันแบบสวิตชิ่ง และแหล่งกำเนิดสัญญาณคริสตัลความถี่สูง
• จัดทิศทางบัสข้อมูลดิจิทัลหลักให้อยู่ในแนวตั้งฉากกับเส้นทางสัญญาณอนาล็อกที่สำคัญ เพื่อลดการเหนี่ยวนำแบบความจุ

2. เพิ่มประสิทธิภาพการจัดชั้นแผ่น PCB ของคุณ

PCB stack-up มีผลต่อทุกอย่างตั้งแต่ความสามารถในการป้องกัน EMI ไปจนถึงการควบคุมอิมพีแดนซ์ ควรใช้โครงสร้างชั้นที่วางชั้นสัญญาณความเร็วสูงไว้ระหว่างระนาบกราวด์ที่ต่อเนื่องและไม่มีรอยขาด (และระนาบจ่ายไฟเมื่อจำเป็น) สิ่งนี้ไม่เพียงแต่ช่วยสร้างสายส่งสัญญาณที่ควบคุมอิมพีแดนซ์ได้ แต่ยังทำให้เกิดเส้นทางกลับคืน ที่สั้นและตรง สำหรับกระแสเปลี่ยนสถานะอย่างรวดเร็ว

3. กลยุทธ์การต่อกราวด์หลัก

การต่อกราวด์เป็นหัวใจสำคัญของความสมบูรณ์ของสัญญาณแบบมิกซ์ซิแกล โดยทั่วไปมีแนวคิดอยู่สองแนวทาง:

• การต่อกราวด์แบบจุดเดียว (ดาว): ข้อต่อเฉพาะเชื่อมโยงเส้นทางส่งคืนแอนะล็อกและดิจิตอลเข้าด้วยกันอย่างควบคุมได้—มีประสิทธิภาพโดยเฉพาะในงานออกแบบความถี่ต่ำและปานกลาง
• ระนาบกราวด์ต่อเนื่อง: สำหรับการออกแบบที่มีความเร็วหรือความถี่สูง การใช้แผ่นทองแดงแบบต่อเนื่องและแข็งแรง โดยแบ่งส่วนอย่างระมัดระวัง (ถ้าจำเป็น) จะช่วยให้เส้นทางกลับมีระยะสั้นที่สุด และลดการเกิด EMI ได้มากที่สุด

เทคนิคการกราวด์ที่ดีที่สุดสำหรับบอร์ดสัญญาณผสม:

• หลีกเลี่ยงวงจรกราวด์ลูป โดยการทำให้มั่นใจว่าแต่ละฟังก์ชันของวงจรมีเส้นทางกลับเพียงเส้นทางเดียว
• อย่าแบ่งแผ่นกราวด์โดยไม่จำเป็น ให้แบ่งเฉพาะเมื่อจำเป็นจริงๆ และควรเชื่อมต่อเข้าด้วยกันที่จุดเดียวที่มีความต้านทานต่ำ ซึ่งอยู่ใต้ ADC หรือคอนเวอร์เตอร์หลัก
• ใช้ริงเกราะหรือการเททองแดง ล้อมรอบสายอะนาล็อกที่มีอิมพีแดนซ์สูง และวงจรอะนาล็อกที่สำคัญ เพื่อเพิ่มการป้องกันสัญญาณรบกวน

4. ควบคุมอิมพีแดนซ์และใช้การวางเส้นสัญญาณแบบคู่ต่างศักย์

ต้องเดินเส้นสัญญาณดิจิทัลความเร็วสูงเป็น การควบคุมอิมพีแดนซ์ เส้น ซึ่งต้องตรงตามข้อกำหนดของอินเทอร์เฟซ (โดยทั่วไปคือ 50 Ω แบบ single-ended และ 100 Ω แบบ differential) เพื่อลดการสะท้อนของสัญญาณและคลื่นยืน โดยเฉพาะสำหรับสัญญาณแบบ differential (เช่น Ethernet, LVDS, USB, HDMI) การเว้นระยะห่างระหว่างเส้นและการจับคู่ความยาวเส้นมีความสำคัญอย่างยิ่ง

5. มั่นใจว่าระบบจ่ายพลังงานและระบบกรองไฟมีความมั่นคงแข็งแรง

ของคุณ เครือข่ายจ่ายพลังงาน (PDN) ควรได้รับการออกแบบอย่างพิถีพิถัน

• ใช้เรกูเลเตอร์แยกต่างหาก หรือโดเมนที่มีการกรองแยกสำหรับวงจรอะนาล็อกและดิจิทัล โดยใช้ LDO แบบ low-noise (เรกูเลเตอร์เชิงเส้น) สำหรับส่วนอะนาล็อก และใช้เรกูเลเตอร์แบบสวิตชิ่ง (SMPS) สำหรับโหลดดิจิทัล พร้อมกรองเพิ่มเติมตามความจำเป็น
• วางตัวเก็บประจุกรองสัญญาณรบกวน (decoupling capacitors) (รวมถึงการใช้ค่าต่างๆ หลายระดับเพื่อกรองความถี่สูง/ต่ำ) ให้อยู่ใกล้กับขาจ่ายไฟของไอซีมากที่สุด เลือกตัวเก็บประจุที่มี ESR ต่ำ และใช้ตัวเก็บประจุเซรามิกแบบ MLCC ผสมกัน (เช่น 0.01 μF, 0.1 μF, 1 μF เป็นต้น)
• ใช้เฟอร์ไรต์บีด หรืออินดักเตอร์แยกขนาดเล็กระหว่างแผง/เรลแบบแอนะล็อกและดิจิทัล

ตัวอย่างตารางการกรองสัญญาณรบกวน

6. เร่งการจัดการ EMI/EMC เป็นลำดับแรก

ใช้วิธีการหลายชั้น:

• ใช้เกราะกำบัง (shielding cans) และตู้หุ้มโลหะสำหรับส่วนแอนะล็อกและ RF ที่มีความเสี่ยงสูง
• การต่อแผ่นกราวด์ด้วยวายัส (วายอาร์พื้นที่จัดเรียงอย่างสม่ำเสมอ) รอบบริเวณแอนะล็อกและตามขอบบอร์ด เพื่อควบคุมกระแสกลับ ลดการรั่วของ EMI
• การวางเส้นสัญญาณนาฬิกาอย่างระมัดระวัง : เส้นสัญญาณนาฬิกาควรสั้น วางให้ห่างจากพื้นที่แอนะล็อก และป้องกันด้วยเส้นหรือแผ่นพื้นดินข้างเคียง หลีกเลี่ยงการวางเส้นสัญญาณนาฬิกาข้ามพื้นที่พื้นดินที่แยกหรือมีช่องว่าง เพื่อป้องกันการแผ่รังสี

7. ตรวจสอบความถูกต้องด้วยเครื่องมือจำลองและการตรวจสอบ DFM

อย่าเดา—ให้จำลอง! ใช้ การจำลอง SI และ เครื่องมือวิเคราะห์ PDN (เช่น HyperLynx, Ansys SIwave, Cadence Sigrity หรือเครื่องมือในตัวของ Altium/OrCAD) เพื่อประเมิน:

• แผนภาพสัญญาณ Eye Diagram
• การทำนายการรบกวนข้ามช่อง (Crosstalk)
• ความสมบูรณ์ของเส้นทางส่งคืนสัญญาณ (Return path integrity)
• การแปรผันของแรงดันไฟฟ้าและกราวด์
• จุดร้อนด้านความร้อน / การจัดการความร้อน

5. 12 ขั้นตอนในการออกแบบแผงวงจรพีซีบีแบบมิกซ์ซิกแนลที่ได้รับการปรับแต่งอย่างมีประสิทธิภาพ

ชำนาญ ความสมบูรณ์ของสัญญาณ ด้วยกระบวนการที่เป็นรูปธรรมและเป็นขั้นตอนคือหัวใจสำคัญของการออกแบบ แผงวงจรพีซีบีสัญญาณผสม ที่ทำงานได้อย่างเชื่อถือได้ภายใต้ข้อจำกัดในโลกความเป็นจริง ด้านล่างนี้ เราจะพาเดินผ่าน 12 ขั้นตอนที่ได้รับการพิสูจน์แล้ว—แต่ละขั้นตอนสะท้อนถึงแนวทางปฏิบัติมาตรฐานของอุตสาหกรรม จุดผิดพลาดทั่วไป และภูมิปัญญาทางวิศวกรรมที่นำไปใช้ได้จริง

ขั้นตอนที่ 1: แยกส่วนภาคอะนาล็อกและดิจิทัลตั้งแต่ต้น

1.1 ระบุโดเมนอะนาล็อกและดิจิทัล

• ตรวจสอบผังวงจรของคุณเพื่อ จัดประเภทชิ้นส่วน เป็นแบบอะนาล็อกล้วน ดิจิทัลล้วน หรือสัญญาณผสม (เช่น ADC, DAC, CODECs)
• ระบุหน้าที่ของวงจรแต่ละวงจร: อะนาล็อกเสียงรบกวนต่ำ, ลอจิกดิจิทัล, สัญญาณนาฬิกาความเร็วสูง ฯลฯ

1.2 การวางตำแหน่งอย่างมีกลยุทธ์

• ทางกายภาพ แยกพื้นที่สัญญาณแอนะล็อกและดิจิทัลออกจากกัน ในการวางผังบอร์ด PCB
• เดินสายสัญญาณแอนะล็อกให้ห่างจากบัสดิจิทัล และหลีกเลี่ยงการเดินเส้นดิจิทัลใต้ไอซีแอนะล็อก
• ใช้เครื่องหมายซิลค์สกรีนหรือตัวนำไฟฟ้าเพื่อบ่งชี้ขอบเขต เพื่อช่วยในการประกอบและการตรวจสอบปัญหา

ขั้นตอนที่ 2: เลือกชิ้นส่วนที่มีอินเทอร์เฟซที่เหมาะสม

เมื่อรวมระบบที่แตกต่างกัน การเลือกโปรโตคอลอินเทอร์เฟซที่ถูกต้องจะช่วยปรับปรุงประสิทธิภาพทั้งสองด้าน ประสิทธิภาพ และ ความสมบูรณ์ของสัญญาณ .

อินเทอร์เฟซทั่วไปและกรณีการใช้งานที่เหมาะสม

ขั้นตอนที่ 3: เพิ่มประสิทธิภาพการทำงานของ ADC เพื่อการวัดค่าที่แม่นยำ

3.1 เลือก ADC ที่เหมาะสมกับงาน

• พิจารณา สเปกหลักของ ADC : ความละเอียด (12, 16, 24 บิต), อัตราส่วนสัญญาณต่อเสียงรบกวน (SNR), การเบี่ยงเบนฮาร์โมนิกรวม (THD), อัตราการสุ่มตัวอย่างสูงสุด, ความต้านทานขาเข้า, ความเสถียรของแรงดันอ้างอิง
• เลือกสถาปัตยกรรมที่เหมาะสมกับการใช้งาน: SAR, Sigma-Delta หรือ Pipeline ADCs

3.2 จัดเตรียมสัญญาณนาฬิกาที่มีความมั่นคงและแยกแหล่งกำเนิดสัญญาณรบกวน

• ใช้ออสซิลเลเตอร์ที่มีค่าจิสเตอร์ต่ำ สัญญาณจิสเตอร์ของนาฬิกาจะทำให้จำนวนบิตที่มีประสิทธิภาพ (ENOB) ลดลงใน ADC ความเร็วสูง
• แยกเส้นทางสัญญาณนาฬิกาออกจากบัสดิจิทัลที่มีสัญญาณรบกวนโดยทางกายภาพ
• กรองแหล่งจ่ายไฟของ ADC โดยใช้ตัวเก็บประจุที่มีค่า ESR ต่ำ

3.3 รักษาระดับแรงดันอ้างอิงให้สะอาด

• วางตัวเก็บประจุอ้างอิง (10–100 uF พร้อมเซรามิก 0.1 uF) ให้อยู่ใกล้พิน Vref ของ ADC
• วงแหวนเกราะรอบเส้นทางสัญญาณอ้างอิงช่วยลดการรบกวนจากสัญญาณได้เพิ่มเติม

ขั้นตอนที่ 4: ออกแบบโครงสร้างแผ่น PCB อย่างมีประสิทธิภาพ

การออกแบบอย่างระมัดระวัง PCB stack-up เป็นพื้นฐานสำคัญของความสำเร็จในระบบสัญญาณผสม

• จัดวางชั้นสัญญาณความเร็วสูงติดกับระนาบอ้างอิงที่แข็งแรง
• หลีกเลี่ยงการแบ่งระนาบกราวด์หรือระนาบจ่ายไฟใต้เส้นทางสัญญาณที่มีการเดินสาย
• รักษารูปแบบสมมาตรในโครงสร้างเพื่อลดการโค้งงอและสนับสนุนการลดการรบกวนข้ามช่อง

ขั้นตอนที่ 5: การใช้กลยุทธ์การต่อพื้นอย่างมีประสิทธิภาพ

• การเชื่อมต่อแบบจุดเดียว ระหว่างเกราดแอนะล็อกและดิจิทัล (โดยทั่วไปที่ ADC)
• ใช้แผ่นทองแดงขนาดใหญ่และหนาสำหรับเส้นทางกราวด์—ลดความต้านทานและเหนี่ยวนำให้น้อยที่สุด
• จ้าง เทรซป้องกัน และแผ่นทองแดงล้อมรอบสัญญาณแอนะล็อกที่ไวต่อสัญญาณรบกวน

ขั้นตอนที่ 6: เพิ่มประสิทธิภาพการจ่ายพลังงานและการถอดคู่

6.1 ใช้แหล่งจ่ายไฟเฉพาะ

• แยกเส้นทางไฟฟ้าแอนะล็อกและดิจิทัล ใช้ LDO สำหรับส่วนแอนะล็อก และใช้สวิตชิ่ง/ตัวกรองเฟอไรต์สำหรับส่วนดิจิทัล
• จัดหา ADCs และส่วนประกอบความแม่นยำสูงอื่นๆ จากเรลที่สะอาดที่สุดเท่าที่เป็นไปได้

6.2 ตัวเก็บประจุเบี่ยงเบนสำหรับการกรองสัญญาณรบกวน

• ติดตั้งตัวเก็บประจุเซรามิกหลายชั้น (MLCC) ที่มีค่าความจุแบบความถี่สูง (0.01–0.1 µF) และแบบจำนวนมาก (1–10 µF) ร่วมกันที่ขาของไอซีทุกตัว
• ลดพื้นที่ลูปให้น้อยที่สุด โดยทำให้เส้นทางจากตัวเก็บประจุไปยังขาของไอซีสั้นที่สุดเท่าที่จะทำได้

ขั้นตอนที่ 7: เดินเส้นสัญญาณอนาล็อกและดิจิทัลอย่างมีประสิทธิภาพ

• ห้ามข้ามเส้นสัญญาณอนาล็อกและดิจิทัล —รักษารูตแบบชั้นซ้อนและแยกออกจากกัน
• หลีกเลี่ยงการวางเส้นสัญญาณความเร็วสูงข้ามบริเวณที่กระแสคืนแบ่งทิศทางหรือรอยแยกของพื้นดิน
• ทำให้ความยาวเส้นสัญญาณเท่ากันสำหรับคู่สายความเร็วสูง/เชิงอนุพันธ์; ใช้เครื่องคำนวณอิมพีแดนซ์เพื่อกำหนดความกว้างอย่างแม่นยำ

ขั้นตอนที่ 8: ดำเนินการกลยุทธ์การจัดการความร้อน

• ระบุชิ้นส่วนที่สร้างความร้อน (เรกูลเลเตอร์, ไดรเวอร์กระแสสูง, โปรเซสเซอร์)
• การใช้งาน ท่อระบายความร้อน และพื้นที่ทองแดงเฉพาะ (แผ่นระบายความร้อน) เพื่อดึงความร้อนไปยังชั้นด้านในหรือชั้นตรงข้าม
• พิจารณาใช้ลมเป่าบังคับ, ฮีทซิงก์ หรือแม้แต่ทองแดงฝังตัวหากความหนาแน่นของพลังงานสูง

ขั้นตอนที่ 9: ปรับการกระจายสัญญาณนาฬิกาให้สอดคล้องกันเพื่อปรับปรุงการออกแบบสัญญาณผสม

• ขยายสัญญาณนาฬิกาโดยใช้บัฟเฟอร์ที่มีการเบี่ยงเบนต่ำ
• วางเส้นสัญญาณนาฬิกาโดยใช้เส้นสั้นและตรง พร้อมป้องกันด้วยแผ่นกราวด์
• หลีกเลี่ยงการวางเส้นทางสัญญาณนาฬิกาข้ามพื้นที่กราวด์ที่แยกจากกัน — ควรรักษาระนาบอ้างอิงให้ต่อเนื่อง

ขั้นตอนที่ 10: ใช้การป้องกันเพื่อจัดการสัญญาณรบกวน

• การใช้งาน กล่องฟาราเดย์ , ฝาครอบโลหะป้องกันสัญญาณรบกวน หรือกล่องทองแดงตัน สำหรับส่วนอะนาล็อก/อาร์เอฟที่ไวต่อสัญญาณรบกวนเป็นพิเศษ
• เจาะรูกราวด์ไวอาอย่างหนาแน่นรอบพื้นที่ที่ถูกป้องกันและตามขอบบอร์ด

ขั้นตอนที่ 11: จำลองการออกแบบพีซีบีหลายชั้นแบบมิกซ์สัญญาณ

• ใช้เครื่องมือจำลองสัญญาณและความสมบูรณ์ของแหล่งจ่ายไฟ (SI/PI) (เช่น HyperLynx, Ansys SIwave, Keysight ADS, Altium Designer SI) เพื่อวิเคราะห์:
  • ความต่อเนื่องของอิมพีแดนซ์
  • ไดอะแกรมตาและการสั่นของสัญญาณ (jitter)
  • คลื่นลูกคลื่นกำลังไฟฟ้า
  • เส้นทางกลับคืนและจุดอ่อนต่อสัญญาณรบกวนข้ามช่อง

ขั้นตอนที่ 12: เตรียมและดาวน์โหลดไฟล์สำหรับการผลิต

• ตรวจสอบและสรุปแบบร่างการจัดเรียงชั้น (stack-up drawings), ข้อมูลจำเพาะของวัสดุหลัก (เช่น ความหนาของทองแดง , ค่าคงที่ไดอิเล็กทริก, ประเภทของไวอา)
• ให้แน่ใจ การควบคุมอิมพีแดนซ์ และการระบุจุดทดสอบชัดเจนในไฟล์เจอร์เบอร์
• เพิ่มข้อมูลอ้างอิงแบบแสดงคำอธิบายประกอบสำหรับการป้องกันสัญญาณรบกวน การต่อไวอาอย่างต่อเนื่อง (via stitching) และไวอาที่ใช้ระบายความร้อน
• รวมรายการเน็ตลิสต์โดยสมบูรณ์ และการเข้าถึงการทดสอบการทำงานสำหรับทั้งสองโดเมน

6. การทำความเข้าใจเกี่ยวกับไวอา และผลกระทบต่อความสมบูรณ์ของสัญญาณ

Vias —การเชื่อมต่อแนวตั้งขนาดเล็กที่ใช้เชื่อมต่อระหว่างชั้นต่างๆ ในแผ่นพีซีบี pCB สัญญาณผสม —มักถูกมองข้ามไปว่าเป็นสาเหตุหนึ่งที่ทำให้สัญญาณมีคุณภาพต่ำ ความสมบูรณ์ของสัญญาณ อย่างไรก็ตาม เมื่ออัตราความถี่สัญญาณนาฬิกาสูงขึ้นจนเกินหลายร้อยเมกะเฮิรตซ์ หรือแม้แต่ระดับกิกะเฮิรตซ์ โครงสร้างของไวอาจะส่งผลอย่างมากต่อหลายปัจจัย ตั้งแต่ความต้านทานของเส้นทางส่งสัญญาณ ไปจนถึงสัญญาณรบกวนระหว่างสาย (crosstalk) และการกระโดดของศักย์ดิน (ground bounce) ดังนั้น เพื่อให้การทำงานของสัญญาณความเร็วสูงหรือสัญญาณอนาล็อกมีความทนทาน การเข้าใจและปรับแต่งคุณลักษณะของไวอาจึงเป็นสิ่งจำเป็น

ประเภทของไวอาส์และบทบาทในบอร์ดสัญญาณผสม

ไวอาส์มีหลายรูปแบบ โดยแต่ละแบบมีผลต่อคุณภาพสัญญาณที่แตกต่างกัน:

ผลกระทบของความเหนี่ยวนำและค่าความจุของช่องผ่าน

โดยทั่วไป pCB เร็วสูง , ความเหนี่ยวนำของช่องผ่าน และ ความจุ เป็นที่รู้จักโดยรวมว่า องค์ประกอบพาราซิติก —ผลข้างเคียงที่ไม่ตั้งใจซึ่งทำให้สัญญาณขอบเร็วผิดเพี้ยน ผลกระทบเหล่านี้มีปัญหามากโดยเฉพาะใน การควบคุมอิมพีแดนซ์ (เช่น สภาพแวดล้อมแบบ 50 Ω สายเดี่ยว, 100 Ω เชิงอนุพันธ์)

ผลกระทบที่สำคัญ:

• เหนี่ยวนำพาราซิติก สาเหตุ:
  • ขอบช้าลง การลดทอนความถี่สูง
  • การสะท้อนกลับ สัญญาณโอเวอร์ชูต และการสั่นสะเทือน
• ความจุที่ไม่พึงประสงค์ สาเหตุ:
  • หลุมความต้านทานเฉพาะที่ ความเพี้ยนที่ขอบเร็ว
  • การรบกวนกันระหว่างวายอาหรือกับแผ่นใกล้เคียงเพิ่มขึ้น

ตัวอย่าง: เส้นข้อมูล 10 Gbps

วายาที่มีสตั๊บยาว 1 มม. (ส่วนปลายที่ไม่ได้เชื่อมต่อภายใน PCB) อาจทำให้เกิดการสั่นพ้องที่ความถี่หลาย GHz ซึ่งจะบิดเบือนสัญญาณอนุกรม 10 Gbps อย่างรุนแรง การลบหรือลดความยาวของสตั๊บนี้ออก (ด้วยการเจาะย้อนกลับหรือใช้วายาไมโครแบบบอด) จะช่วยคืนค่าแอมพลิจูดของสัญญาณ ความกว้างของตา และจังหวะเวลาที่ผิดเพี้ยนกลับเข้าสู่ข้อกำหนด

กลยุทธ์ในการปรับปรุงวายาและรักษาความสมบูรณ์ของสัญญาณ

การปรับปรุงการใช้งานวายาเป็นหนึ่งในทางเลือกที่มีผลกระทบสูงที่สุดสำหรับแผ่นวงจรพิมพ์ความเร็วสูงและระบบผสมสัญญาณ ต่อไปนี้คือแนวทางปฏิบัติที่สำคัญ:

• ลดจำนวนวายาให้น้อยที่สุด ตลอดแนวเส้นทางสัญญาณความเร็วสูงหรือสัญญาณอะนาล็อกที่ไวต่อสัญญาณรบกวนทั้งหมด
• ใช้วายาไมโคร หรือวายาบอดแบบสั้นแทนวายาแบบผ่านทั้งแผ่นในเส้นทางที่มากกว่า GHz
• หลีกเลี่ยงวายาสตั๊บ :

• • เมื่อเป็นไปได้ ควรใช้การเจาะย้อนกลับเพื่อลบส่วนลำวายาที่เกินออกจากระดับชั้นที่ใช้งาน
  • หรือจำกัดผ่านการเปลี่ยนชั้นแบบ "ชั้นต่อชั้น" โดยไม่มีเส้นปลายที่ไม่เชื่อมต่อ

• ปรับให้เหมาะสมผ่านการจัดวาง :

• • รักษารูปแบบสมมาตรในคู่สายสัญญาณเชิงอนุพันธ์
  • วางไวอาความเร็วสูงให้อยู่ใกล้กับไวอาอ้างอิงพื้นดิน (การเย็บไวอา) เพื่อลดพื้นที่วงจรและรองรับเส้นทางส่งกลับ

• ความใกล้ชิดกับระนาบกราวด์ : สำหรับสัญญาณดิจิทัลและสัญญาณผสม ควรจัดวางไวอากราวด์ไว้ใกล้กับไวอาสัญญาณทุกจุด เพื่อลดความเสี่ยงจากคลื่นแม่เหล็กไฟฟ้ารบกวนที่แผ่ออกมา

ตาราง: แนวทางการปรับแต่งไวอา

พิจารณาอัตราส่วนด้านต่างๆ สำหรับความสามารถในการผลิตและคุณภาพสัญญาณ (SI)

อัตราส่วนของรูป (ความลึกของรูผ่านเมื่อเทียบกับเส้นผ่านศูนย์กลาง) ส่งผลต่อทั้งความสามารถในการผลิตและคุณภาพของสัญญาณ อัตราส่วนที่สูงทำให้การชุบโลหะไม่สม่ำเสมอ (มีความเสี่ยงต่อการเกิดโพรงว่างหรือผนังรูเปิด) และเพิ่มความต้านทานของรูผ่าน โดยเฉพาะในออกแบบ HDI

• อัตราส่วนที่แนะนำ: ≤10:1 สำหรับรูผ่านแบบมาตรฐาน; ควรต่ำกว่านี้มากสำหรับไมโครรูผ่าน (microvia)
• กรณีการใช้งาน: สำหรับแผ่น PCB หนา 1.6 มม. รูเจาะขนาดเส้นผ่านศูนย์กลางขั้นต่ำ 0.16 มม. (6.3 mil) จะช่วยให้การชุบโลหะปลอดภัย

ตัวอย่างกรณีศึกษาด้านคุณภาพสัญญาณ: ไมโครรูผ่าน เทียบกับ รูผ่านทั่วไป บนสายสัญญาณความเร็วสูง

นักออกแบบระบบโทรคมนาคมที่นำรูผ่านแบบผ่านทั้งแผ่นเดิมมาใช้ในแผงวงจรผสม 12 ชั้น ได้เปลี่ยนรูผ่านแบบเดิมบนคู่สาย SerDes ที่ความเร็ว 6.25 Gbps เป็นไมโครรูผ่านแบบบอดที่เจาะกลับ (back-drilled blind microvias) ส่งผลให้ความผันผวนของตาข่าย (eye diagram jitter) ลดลง 31% การรบกวนสัญญาณข้ามช่อง (crosstalk ที่ 5 GHz) ลดลงครึ่งหนึ่ง และการออกแบบผ่านการทดสอบ EMI รอบแรกได้สำเร็จ—แสดงถึงประโยชน์โดยตรงต่อคุณภาพสัญญาณจากการใช้กลยุทธ์รูผ่านรูปแบบใหม่

สรุปแนวทางปฏิบัติที่ดีที่สุด

• เลือกชนิดและโครงสร้างของรูผ่านตาม ความสมบูรณ์ของสัญญาณ ความต้องการ ความสามารถในการผลิต และลำดับชั้นของแผงวงจร
• จำลอง (โดยใช้ Ansys SIwave, HyperLynx หรือเครื่องมือ SI จาก Altium) ความเสี่ยงจากการเกิดการเหนี่ยวนำระหว่าง via การสั่นสะเทือนร่วม หรือการสะท้อน—โดยเฉพาะบนเส้นสัญญาณที่สูงกว่า 500 Mbps หรือสัญญาณอะนาล็อกที่สำคัญ
• ควรพิจารณาความต้องการด้าน SI ร่วมกับข้อเสนอแนะ DFM จากผู้ผลิตแผ่นวงจรพิมพ์เสมอ เพื่อให้ได้ผลงานที่เชื่อถือได้

7. กลยุทธ์การวางผังระนาบกราวด์สำหรับ PCB ความเร็วสูงและแบบผสมสัญญาณ

การวางผังระนาบกราวด์ที่ออกแบบอย่างเหมาะสม แผ่นกราวด์ เปรียบเสมือนผู้พิทักษ์เงียบๆ ของความสมบูรณ์ของสัญญาณในทุกบอร์ดประสิทธิภาพสูง pCB สัญญาณผสม เมื่อความเร็วของสัญญาณดิจิทัลเพิ่มขึ้นและความแม่นยำของสัญญาณอะนาล็อกสูงขึ้น ระบบกราวด์จะกลายเป็นเส้นทางกลับที่สำคัญสำหรับทุกสัญญาณ เป็นเกราะป้องกัน EMI และเป็นอ้างอิงศูนย์โวลต์สำหรับการวัดค่าทั้งด้านอะนาล็อกและดิจิทัลทั้งหมด อย่างไรก็ตาม ข้อผิดพลาดเล็กๆ น้อยๆ ในการวางผังระนาบกราวด์อาจทำให้การออกแบบที่ทันสมัยที่สุดล้มเหลวได้อย่างเงียบๆ

บทบาทของระนาบกราวด์ใน PCB แบบผสมสัญญาณ

ในทั้งสอง pCB อะนาล็อกที่ไวต่อสัญญาณ และ pCB ดิจิทัลความเร็วสูง ในระบบที่รวมทั้งดิจิทัลและอะนาล็อก ระนาบกราวด์ทำหน้าที่สามประการที่จำเป็น:

• เส้นทางกลับของสัญญาณ: ช่วยให้มั่นใจว่ามีเส้นทางที่มีอิมพีแดนซ์ต่ำและตรงจากแหล่งกำเนิดไปยังโหลด ทั้งสำหรับสัญญาณดิจิทัลความเร็วสูงและสัญญาณอะนาล็อกที่ไวต่อการรบกวน
• การยับยั้งสัญญาณรบกวนแบบ EMI: ให้เกราะป้องกันต่อเนื่องที่ดูดซับและกักเก็บสัญญาณรบกวนที่แผ่ออกมา จำกัดทั้งการรบกวนภายในและป้องกันการรับสัญญาณรบกวนจากภายนอก
• ความเสถียรของอ้างอิง: รักษาระดับแรงดันอ้างอิงให้คงที่ ซึ่งมีความสำคัญต่อการรวมตัวแปลงสัญญาณแบบ ADC และการวัดสัญญาณอะนาล็อกอย่างแม่นยำ

แนวทางปฏิบัติที่ดีที่สุดสำหรับการใช้งานพื้นดิน (Ground Plane)

1. ใช้พื้นดินชนิดต่อเนื่องแบบไม่มีรอยตัด

• จัดสรรชั้นหนึ่งชั้น (หรือหลายชั้น) ให้เป็นพื้นดินโดยเฉพาะโดยไม่หยุดชะงัก
• หลีกเลี่ยงการตัด ทำช่อง หรือแบ่งแยกพื้นดินชั้วนี้ใต้เส้นทางสัญญาณ
  • ข้อเท็จจริง: ช่องหรือรอยขาดใดๆ ในพื้นดินใต้เส้นทางสัญญาณความเร็วสูง จะทำให้กระแสคืนต้องเบี่ยงเส้นทาง ส่งผลให้พื้นที่วงจรเพิ่มขึ้นอย่างมาก ทำให้เกิด EMI เพิ่มขึ้น และไวต่อสัญญาณรบกวนมากขึ้น
• วางวงจรอะนาล็อกความละเอียดสูงและความเร็วสูงไว้เหนือพื้นดินอ้างอิงโดยตรง เพื่อให้วงจรคืนมีระยะสั้นที่สุด และลดความเหนี่ยวนำแบบพาราซิติกให้น้อยที่สุด

2. แยกพื้นที่กราวด์แบบแอนะล็อกและดิจิทัลอย่างมีวินัย

• สำหรับแผ่นวงจรพีซีบีแบบมิกซ์สัญญาณหลายประเภท การแยกพื้นที่กราวด์แอนะล็อกและดิจิทัลออกจากกันในเชิงตรรกะ ในเชิงตรรกะ (ไม่จำเป็นต้องแยกทางกายภาพ) โดยเชื่อมต่อเข้าด้วยกันที่จุดเดียว จุดดาว (star point) —มักจะเชื่อมตรงที่ตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัล (ADC) หรือดิจิทัลเป็นแอนะล็อก (DAC) ซึ่งจะช่วยป้องกันไม่ให้กระแสกราวด์ของดิจิทัลที่มีสัญญาณรบกวนมาปนเปื้อนอ้างอิงของส่วนแอนะล็อก
• ใช้การแบ่งพื้นที่กราวด์แบบกายภาพ เฉพาะเมื่อจำเป็นเท่านั้น อย่าได้แยกพื้นที่กราวด์โดยไม่มีเหตุผล และต้องจัดเตรียมสะพานเชื่อมที่มีความต้านทานต่ำไว้ที่จุดแปลงสัญญาณหรือจุดเชื่อมต่อหลักเสมอ
• หลีกเลี่ยงการวางเส้นทางกราวด์แอนะล็อกและดิจิทัลขนานกันเป็นระยะทางยาว ซึ่งอาจทำหน้าที่คล้ายเสาอากาศ

3. เจาะรูต่อแผ่นกราวด์ด้วยวายัส (Vias)

• การใช้งาน การต่อแผ่นกราวด์ด้วยวายัส รอบๆ โซนที่มีเกราะกำบัง ขอบบอร์ด และใกล้กับวายัสของสัญญาณความเร็วสูง การวางวายัสกราวด์ในระยะห่างที่ใกล้กัน (≤2 มม.) จะช่วยกักเก็บสัญญาณรบกวนแม่เหล็กไฟฟ้า (EMI) ได้อย่างมีประสิทธิภาพ และทำให้วงจรคืนสัญญาณแน่นขึ้น
• สำหรับสัญญาณแบบดิฟเฟอเรนเชียลหรือคู่สายความเร็วสูงที่ข้ามผ่านแผ่นกราวด์ ควรจัดให้มีวายัสกราวด์อยู่ขนาบข้างวายัสของสัญญาณ เพื่อให้กระแสคืนไหลได้อย่างถูกต้อง

4. ใช้แผ่นกราวด์หลายชั้นสำหรับงานสำคัญ

• แผงวงจรพีซีบีแบบหลายชั้น (เช่น 4, 6 หรือมากกว่า) ควรมีแผ่นกราวด์มากกว่าหนึ่งแผ่นเสมอ เพื่อให้วงจรคืนมีความต้านทานต่ำและเพิ่มประสิทธิภาพการป้องกันสัญญาณรบกวน ควรพิจารณาแนวทางแบบ "แซนด์วิชกราวด์" โดยมีแผ่นกราวด์สองแผ่นขนาบชั้นสัญญาณ
• ตัวอย่างการจัดเรียงชั้น (Stack-Up):  
  • ชั้นที่ 2: แผ่นกราวด์แบบต่อเนื่องสำหรับส่วนดิจิทัล
  • ชั้นที่ 4: แผ่นกราวด์สำหรับส่วนแอนะล็อก (เชื่อมต่อที่จุดดาว ADC)
  • ชั้นที่ 6: แผ่นกราวด์ตัวถังหรือเกราะกำบัง (สำหรับตัวเรือนหรือแอปพลิเคชันคลื่นวิทยุ)

แนวทางปฏิบัติสำหรับระนาบกราวด์—ตาราง

8. ความสมบูรณ์ของพลังงาน: การมั่นใจในเครือข่ายจ่ายไฟที่สะอาด

การออกแบบเพื่อความทนทาน ความสมบูรณ์ของแหล่งจ่ายไฟ (PI) ไม่ใช่แค่การจ่ายแรงดันไฟฟ้าไปยังอุปกรณ์ของคุณเท่านั้น แต่หมายถึงการรับประกันว่าทุกวงจรรับสัญญาณอะนาล็อกที่ไวต่อสัญญาณ ทุกสัญญาณดิจิทัลความเร็วสูง และทุกตัวแปลงสัญญาณที่มีความแม่นยำ จะได้รับแหล่งจ่ายไฟที่มั่นคงและปราศจากสัญญาณรบกวนภายใต้ทุกสภาวะโหลดที่เกิดขึ้นจริง ในงานออกแบบแผงวงจรพิมพ์แบบผสมสัญญาณ (mixed-signal PCB) การจ่ายไฟฟ้า กลยุทธ์เหล่านี้มีความสำคัญเทียบเท่ากับ ความสมบูรณ์ของสัญญาณ การต่อพื้นและการควบคุมอิมพีแดนซ์

เหตุใดความสมบูรณ์ของพลังงานไฟฟ้าจึงมีความสำคัญในแผงวงจรพิมพ์แบบผสมสัญญาณ

เครือข่ายจ่ายพลังงานไฟฟ้า (PDN) ที่มีสัญญาณรบกวนหรืออ่อนแอ สามารถทำลายประสิทธิภาพของการวางผังวงจรอะนาล็อกหรือดิจิทัลที่ดีที่สุดได้ เช่น

• คลื่นรบกวนจากระบบจ่ายไฟสามารถแทรกเข้าโดยตรงไปยัง ADC ล้มเหลว , ซึ่งจะลดความละเอียดและอัตราสัญญาณต่อสัญญาณรบกวน (SNR) ที่แท้จริง และทำให้เกิดจังหวะเวลาที่ไม่เสถียร (jitter) บนอินเทอร์เฟซที่ใช้สัญญาณนาฬิกา
• การตกชั่วคราว ("ground dips") จากการทำงานสลับอย่างรวดเร็วของวงจรอิเล็กทรอนิกส์ดิจิทัล ทำให้เกิด กราวด์กระเด้ง หรือสัญญาณรบกวนข้ามช่องทาง (cross-talk) ซึ่งวงจรอานาล็อกอาจทำการขยายหรือถอดสัญญาณ
• ไม่เพียงพอ คาปาซิเตอร์เบี่ยงเบน หรือการวางตำแหน่งตัวเก็บประจุขนาดใหญ่ที่ไม่เหมาะสม อาจทำให้แรงดันไฟฟ้าสั่นสะเทือนหรือสั่นพ้อง (ring) ซึ่งอาจทำให้สถานะลอจิกและการอ่านค่าจากเซ็นเซอร์ผิดเพี้ยนได้

กลยุทธ์สำหรับการจ่ายพลังงานที่สะอาด

1. แยกโดเมนพลังงานอนาล็อกและดิจิทัลออกจากกัน

• ใช้สายไฟอนาล็อกและดิจิทัลที่แยกจากกันทุกเมื่อที่เป็นไปได้ โดยจ่ายไฟให้กับส่วนอนาล็อกจากตัวควบคุมแรงดันแบบเชิงเส้นที่มีเสียงรบกวนต่ำ (LDOs) ในขณะที่แหล่งจ่ายไฟสวิตชิ่งประสิทธิภาพสูง (SMPS) สามารถใช้กับโดเมนดิจิทัลได้
• สำหรับเซ็นเซอร์ที่สำคัญหรือตัวแปลงสัญญาณแบบอะนาล็อกเป็นดิจิทัล (ADC) ความละเอียดสูง ควรเพิ่มตัวกรองจ่ายไฟเฉพาะสำหรับส่วนอนาล็อกเพิ่มเติม (LC หรือ ferrite bead พร้อมตัวเก็บประจุ)
• แยกแผ่นวงจรหรือบริเวณจ่ายไฟอนาล็อกและดิจิทัลออกจากกันทางกายภาพ เพื่อเพิ่มการแยกส่วนที่ไวต่อสัญญาณรบกวน

2. ใช้การวิเคราะห์ PDN และเป้าหมายอิมพีแดนซ์

• กำหนดและจำลอง PDN ของคุณด้วย เครื่องมือวิเคราะห์ PDN เครื่องมือ (HyperLynx, Keysight ADS, Ansys, ฯลฯ) เพื่อให้มั่นใจว่าชิปทั้งหมดได้รับแรงดันไฟฟ้าคงที่ในระหว่างการใช้งานสูงสุด
• ตั้งเป้าหมายความต้านทานเชิงประจุ (Z_target) สำหรับแต่ละเรล โดยสำหรับลอจิกสมัยใหม่ (เรล 1.2V, 1.8V, 3.3V) ค่านี้อาจต่ำถึง 10–20 mΩ สำหรับเส้นทางกระแสสูง

3. การวางตำแหน่งตัวเก็บประจุลดแรงกระเพื่อมแบบชั้น

• วางตัวเก็บประจุเซรามิกหลายชั้น (MLCCs) (0.01 μF, 0.1 μF, 1 μF) ให้ใกล้ที่สุดเท่าที่จะทำได้กับขาจ่ายไฟแต่ละขา—โดยควรอยู่ด้านล่างหรือข้างเคียงผ่านเส้นทางที่สั้นที่สุด
• ใช้ตัวเก็บประจุขนาดใหญ่ (10 μF, 22 μF, แทนทาลัม หรือ เซรามิก) ที่กระจายอยู่ใกล้กลุ่ม ICs หรือบริเวณที่ไฟเข้า
• สำหรับไอซีดิจิทัลความเร็วสูง (FPGA, MCU, DDR) ให้ใช้ตัวเก็บประจุลดแรงกระเพื่อมเพิ่มเติมในระดับท้องถิ่น เพื่อลดสัญญาณรบกวนจากการสลับสถานะพร้อมกัน (SSO)

ตัวอย่าง: ตารางตัวเก็บประจุลดแรงกระเพื่อมสำหรับแผ่นวงจรพิมพ์สัญญาณผสม

4. ลดความต้านทานและภาวะการสั่นพ้องของระนาบจ่ายไฟให้น้อยที่สุด

• เพิ่มความหนาของทองแดงจ่ายไฟ (≥1 ออนซ์/ฟุต²) และพื้นที่ให้มากที่สุดสำหรับเรลอะนาล็อกที่สำคัญ เพื่อให้ความต้านทานต่ำ
• ทำรูปร่างของระนาบให้เรียบง่ายและต่อเนื่อง หลีกเลี่ยงส่วนที่แคบหรือกิ่งก้านย่อย ซึ่งจะเพิ่มความต้านทานเฉพาะที่
• วางเส้นทางเดินสายสั้นและกว้างจากแหล่งจ่าย (เรกูเลเตอร์) ไปยังโหลด โดยไม่ผ่านบริเวณที่มีสัญญาณรบกวนสูง
• หลีกเลี่ยงการซ้อนทับเส้นทางสัญญาณความเร็วสูงไว้เหนือระนาบจ่ายไฟที่มีสัญญาณรบกวนหรือระนาบที่แบ่งแยก

5. แฟร์ไรต์บีด ตัวกรอง LC และการแยกสัญญาณ

• เพิ่มแฟร์ไรต์บีดที่ทางเข้าเรลอะนาล็อก เพื่อกั้นสัญญาณรบกวนจากการสวิตช์แบบดิจิทัล (เช่น สัญญาณรบกวนจากคอร์ MCU, วงจรคล็อก)
• ใช้ตัวกรอง LC Pi-network สำหรับสายสัญญาณ ADC ที่มีสัญญาณรบกวนต่ำมาก หรือเพื่อการกระตุ้นเซนเซอร์

กรณีศึกษา: การแก้ปัญหาสัญญาณรบกวนของ ADC บนบอร์ดสัญญาณผสม

โมดูลเซนเซอร์ IoT อุตสาหกรรมแสดงค่าสัญญาณผิดปกติแบบสุ่มเมื่อตัวส่งข้อมูลไร้สายเริ่มการถ่ายโอนข้อมูลความเร็วสูง การวิเคราะห์ PDN เปิดเผยว่ากระแสสลับความถี่สูงได้แผ่เข้ามาผ่านเส้นไฟ 3.3V ร่วมกัน ซึ่งส่งผลต่ออ้างอิงของ ADC หลังจากเพิ่มเฟอไรต์บีด ตัวเก็บประจุลดสัญญาณรบกวนเพิ่มเติมในตำแหน่งใกล้เคียง และแยก VREF อนาล็อกออกจาก VCC ดิจิทัล ทำให้ค่า SNR ของ ADC ดีขึ้น 22 dB และสัญญาณรบกวนหายไปอย่างสมบูรณ์

9. การออกแบบเพื่อความสะดวกในการผลิตและการทำงานร่วมกับผู้ผลิต

ไม่ว่าการออกแบบของคุณจะซับซ้อนแค่ไหน pCB สัญญาณผสม หรือการจำลองของคุณจะละเอียดเพียงใด ความสมบูรณ์ของสัญญาณ ความสำเร็จของบอร์ดขึ้นอยู่กับความสามารถในการผลิต ทดสอบ และประกอบโดยผู้ผลิตที่คุณเลือก การออกแบบสำหรับการผลิต (Design for Manufacturability - DFM) —และศิลปะของการทำงานร่วมกับผู้ผลิต PCB—จะทำให้มั่นใจได้ว่าเป้าหมายด้าน SI ทั้งหมดของคุณจะถูกเปลี่ยนผ่านไปสู่ฮาร์ดแวร์จริงที่เชื่อถือได้อย่างราบรื่น

เหตุใดการออกแบบเพื่อความสะดวกในการผลิต (DFM) จึงมีความสำคัญต่อความสำเร็จของแผงวงจรพีซีบีแบบมิกซ์สัญญาณและสัญญาณความถี่สูง

แผงวงจรพีซีบีสมัยใหม่แบบมิกซ์สัญญาณมักใช้ชิ้นส่วนที่มีระยะขั้วแคบ, การจัดเรียงชั้นแบบ HDI, การควบคุมความต้านทานเชิงลักษณะอย่างแม่นยำ, อาร์เรย์ของรูผ่านที่หนาแน่น และการออกแบบการจ่ายไฟ/กราวด์ที่ซับซ้อน หากการออกแบบของคุณไม่สามารถผลิตได้อย่างมีคุณภาพในระดับการผลิตจำนวนมาก หรือต้องแก้ไขซ้ำแล้วซ้ำเล่าเนื่องจากคุณสมบัติที่ไม่สามารถผลิตได้ ความพยายามทั้งหมดของคุณในการรักษาความสมบูรณ์ของสัญญาณจะสูญเปล่า

ประเด็นสำคัญด้าน DFM สำหรับการออกแบบแบบมิกซ์สัญญาณและสัญญาณความถี่สูง

1. การจัดเรียงชั้นและการมีอยู่ของวัสดุ

• ตรวจสอบการจัดเรียงชั้นของพีซีบีที่คุณตั้งใจไว้กับผู้ผลิตของคุณ ก่อนล็อกเค้าโครง—สอบถามเกี่ยวกับจำนวนชั้นที่ทำได้ ความหนาของไดอิเล็กทริกต่ำสุด และน้ำหนักของทองแดง
• ใช้วัสดุที่โรงงานมีอยู่ (FR-4, Rogers, แผ่นลามิเนตต่ำสูญเสีย) ที่ตอบโจทย์เป้าหมายด้าน SI ของคุณในเรื่องการควบคุมความต้านทานเชิงลักษณะ ต่ำครอสทอล์ก และการแยกสัญญาณสูง
• ยืนยันความสมมาตรของการจัดเรียงชั้น (เพื่อลดการบิดงอ) โดยเฉพาะสำหรับบอร์ดความถี่สูงและบอร์ด HDI

2. ประเภทของรูผ่าน อัตราส่วนแนวตั้งต่อแนวนอน และข้อจำกัดของการเจาะรู

• แจ้งรายละเอียดโครงการของคุณให้ ผ่านข้อกำหนด (รูเจาะ, ไมโครเวีย, เวียบอด/ฝัง) และตรวจสอบให้แน่ใจว่าการออกแบบของคุณสอดคล้องกับขีดความสามารถในการผลิต
• ยึดตามอัตราส่วนความยาวต่อความกว้างไม่เกิน 10:1 สำหรับรูเจาะ หรือใช้ไมโครเวียแบบเรียงซ้อน/เป็นชั้นสำหรับ HDI
• ลดการ "ประมวลผลพิเศษ" (เช่น การเจาะกลับเพื่อกำจัดสตับ) เว้นแต่จำเป็นอย่างยิ่งสำหรับสัญญาณความถี่สูง—เนื่องจากจะเพิ่มต้นทุนและอาจลดอัตราผลผลิต

3. การควบคุมอิมพีแดนซ์—จากแบบจำลองสู่ความเป็นจริง

• แจ้งค่าอิมพีแดนซ์เป้าหมาย สำหรับสายส่งสัญญาณทั้งหมด (50 โอห์ม, อิมพีแดนซ์คู่ 100 โอห์ม เป็นต้น) และอ้างอิงรูปทรงเรขาคณิตของโครงสร้างชั้นในหมายเหตุสำหรับผู้ผลิต
• ขอตัวอย่างทดสอบหรือการตรวจสอบอิมพีแดนซ์ระหว่างกระบวนการ เพื่อยืนยันว่าเส้นทางสัญญาณสำคัญจะเป็นไปตามข้อกำหนด
• ยืนยันขีดความสามารถของผู้ผลิตในการกัดกร่อน ชุบโลหะ และควบคุมไดอิเล็กทริกอย่างแม่นยำ

4. ความหนาของทองแดง แหวนรอบรูเจาะ และความกว้าง/ระยะห่างของลายวงจร

• ตั้งค่าความกว้าง/ระยะห่างของเส้นวงจรและความหนาของทองแดงตามแนวทางของ IPC และข้อจำกัดของผู้ผลิต
  • สำหรับเส้นสัญญาณอนาล็อกและพลังงานที่ไวต่อการรบกวน ควรพิจารณาใช้ทองแดงหนาอย่างน้อย 1 ออนซ์ต่อตารางฟุต เพื่อให้มั่นใจในเสถียรภาพของระบบจ่ายพลังงานไฟฟ้า (PI) และลดแรงดันตก
• ตรวจสอบให้แน่ใจว่าแหวนโลหะรอบๆ วายแอ (annular rings around vias) เพื่อความน่าเชื่อถือในการชุบเคลือบ สอดคล้องกับค่าต่ำสุดที่ผู้ผลิตกำหนด
• ตรวจสอบระยะเว้นว่างต่ำสุดของมาสก์บัดกรี โดยเฉพาะในบริเวณที่มีสัญญาณผสมหนาแน่นและบริเวณ BGA

5. การทดสอบและการเข้าถึงจุดตรวจสอบ

• รวมจุดทดสอบ (test points) ไว้ทั้งบนโหนดสัญญาณอนาล็อกและดิจิทัล; ประสานงานกับผู้ประกอบชิ้นส่วนเพื่อยืนยันว่าอุปกรณ์ทดสอบสามารถเข้าถึงเครือข่ายสำคัญทั้งหมดได้ โดยไม่ชนกับชิ้นส่วน สัญญาณต่อ หรือฝาครอบป้องกันที่มีความสูง
• ออกแบบเพื่อรองรับการทดสอบแบบอิน-เซอร์กิต (in-circuit) และการทดสอบเชิงหน้าที่ (functional testing) — ความสามารถเหล่านี้มักช่วยตรวจพบข้อผิดพลาดด้านคุณภาพสัญญาณ (SI) หรือข้อผิดพลาดในการประกอบ

การทำงานร่วมกับผู้ผลิตแผ่นวงจรพิมพ์ (PCB Fabricators) อย่างมีประสิทธิภาพ

• แบ่งปันข้อมูลเร็วและบ่อยครั้ง: จัดเตรียมแผนผังชั้นวัสดุ (stack-up), เป้าหมายด้านอิมพีแดนซ์, เลเอาต์สำคัญ และแผนที่ความหนาแน่น ให้กับผู้ผลิตโดยเร็วที่สุดเท่าที่เป็นไปได้
• ขอคำวิจารณ์ DFM: เชิญให้แสดงความคิดเห็นเกี่ยวกับประเด็นที่น่ากังวล (เช่น โครงสร้างที่ไม่สามารถผลิตได้, ระยะห่างทองแดงที่จำกัด, ปัญหาการจัดการความร้อน)
• สอบถามเกี่ยวกับกระบวนการเพิ่มมูลค่า: ผู้ผลิตบางรายมีบริการจำลอง SI ภายในโรงงาน, การตรวจสอบเน็ตลิสต์อัตโนมัติ, หรือการทดสอบ/ตรวจสอบขั้นสูง (เช่น การถ่ายภาพด้วยรังสีเอกซ์สำหรับ HDI)
• ร่วมกันทบทวนข้อคิดเห็นจากต้นแบบ: พิจารณาอย่างละเอียดในงานประกอบชิ้นแรกเพื่อหาข้อบกพร่องจากการบัดกรี, ความจุ/ความเหนี่ยวนำที่ไม่คาดคิด, หรือจุดร้อนของ SI/EMI — และปรับปรุงตามความจำเป็นก่อนขยายการผลิต

รายการตรวจสอบความร่วมมือด้าน DFM และผู้ผลิต

ตัวอย่างจริง: การแก้ไขปัญหาผลผลิตด้วย DFM

ฮับ IoT ไร้สายที่ใช้แผ่นวงจรพิมพ์หลายสัญญาณ 10 ชั้น ล้มเหลวในการทดสอบความต้านทานเชิงลักษณะบนเส้น USB แบบคู่ต่างศักย์ในรอบการผลิตครั้งแรก สาเหตุหลัก: การแทนที่พรีเพร็กชนิดต่ำ Dk ที่กำหนดไว้ด้วยชนิดอื่นที่ไม่ผ่านการอนุมัติ ทำให้ความต้านทานเชิงลักษณะของเส้นทางเปลี่ยนจาก 100 Ω เป็น 115 Ω ส่งผลให้ไม่ผ่านมาตรฐาน การทำงานร่วมกันโดยตรงกับผู้ผลิต การตรวจสอบวัสดุทั้งหมด และการเพิ่มเอกสารประกอบการจัดเรียงชั้นลงในไฟล์ Gerber ทำให้ออกแบบผ่านทั้งการทดสอบ SI และ EMI/EMC ในล็อตถัดไป จนสามารถผลิตได้เต็มร้อยเปอร์เซ็นต์

10. การทดสอบแผ่นวงจรพิมพ์ผสมสัญญาณเพื่อความน่าเชื่อถือ

การทดสอบอย่างละเอียดคือมาตรการสุดท้ายเพื่อความปลอดภัย pCB สัญญาณผสม คุณภาพและความ ความสมบูรณ์ของสัญญาณ . แม้แต่บอร์ดที่ได้รับการออกแบบมาอย่างประณีตที่สุดก็อาจมีข้อบกพร่องในการผลิต ปัญหา SI หรือจุดอ่อนที่ไม่คาดคิดจากสภาพการใช้งานจริง การนำกลยุทธ์การตรวจสอบอย่างครอบคลุมมาใช้เพื่อประเมินทั้งระบบย่อยแบบแอนะล็อกและดิจิทัล จะช่วยปกป้องฟังก์ชันการทำงาน ความสอดคล้องตามมาตรฐาน และความน่าเชื่อถือในระยะยาวของผลิตภัณฑ์คุณ

เหตุใดการทดสอบอย่างครอบคลุมจึงมีความสำคัญ

แผ่นวงจรพีซีบีแบบมิกซ์สัญญาณผสมผสานความไวของสัญญาณแอนะล็อกเข้ากับการทำงานสวิตช์ความเร็วสูงของสัญญาณดิจิทัลอย่างลงตัว ซึ่งสร้างสภาพแวดล้อมการทดสอบที่แม้แต่สัญญาณรบกวนเล็กน้อยหรือผลกระทบแบบพาราซิติกก็อาจทำให้เกิดข้อผิดพลาดระดับระบบได้ ปัญหาที่ไม่ได้รับการตรวจจับ เช่น ground bounce สัญญาณผันผวนของแหล่งจ่ายไฟ หรือ clock jitter อาจทำลายความพยายามในการออกแบบที่ใช้เวลานานหลายเดือน และลดประสิทธิภาพการใช้งานจริงลงได้

ประเภทการทดสอบหลักสำหรับแผ่นวงจรพีซีบีแบบมิกซ์สัญญาณ

1. การทดสอบการทำงาน

• วัตถุประสงค์: ตรวจสอบว่าวงจรทั้งแบบแอนะล็อกและดิจิทัลทำงานตามข้อกำหนดของการออกแบบ
• วิธีการ:  
  • ป้อนสัญญาณแอนะล็อกที่ทราบค่าลงไป และตรวจสอบฟังก์ชันการถ่ายโอนของ ADC/DAC ว่ามีความเป็นเชิงเส้น อัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) และการบิดเบือนฮาร์โมนิกรวม (THD) ตรงตามเกณฑ์หรือไม่
  • ใช้เครื่องวิเคราะห์ลอจิกและเครื่องทดสอบโปรโตคอลเพื่อยืนยันบัสดิจิทัล (SPI, I2C, CAN, USB, HDMI) ว่ามีการจัดเวลาที่ถูกต้อง การถ่ายโอนข้อมูลปราศจากข้อผิดพลาด และสอดคล้องตามโปรโตคอล
  • ใช้รูปแบบลูปแบ็กและการตรวจสอบเฟิร์มแวร์ด้วยตนเองสำหรับการเริ่มต้นระดับบอร์ด

2. การทดสอบความเครียดจากสิ่งแวดล้อม

• วัตถุประสงค์: เปิดเผยข้อบกพร่องที่ซ่อนอยู่หรือจุดอ่อนด้านสัญญาณ (SI) ภายใต้สภาวะอุณหภูมิ ความชื้น และการสั่นสะเทือนที่รุนแรง
• วิธีการ:  
  • การเปลี่ยนแปลงอุณหภูมิ (เช่น –40 °C ถึง +85 °C) ทั้งในโหมดเปิดไฟและปิดไฟ
  • การทดสอบแช่ด้วยความชื้น โดยเฉพาะอย่างยิ่งมีความสำคัญต่อวงจรอนาล็อกด้านหน้าหรือขา I/O ความเร็วสูงที่สัมผัสกับสิ่งแวดล้อม
  • การจำลองการสั่นสะเทือนและการกระแทก—ติดตามการหายไปของสัญญาณ การสั่นของกราวด์ หรือปัญหา SI ที่เกี่ยวข้องกับคอนเนคเตอร์

3. การทดสอบความสอดคล้องด้าน EMI/EMC

• วัตถุประสงค์: มั่นใจว่าการปล่อยพลังงานรบกวนและการไวต่อสัญญาณรบกวนของบอร์ดอยู่ภายในขีดจำกัดตามกฎระเบียบ (FCC, CISPR, ยานยนต์, การแพทย์ เป็นต้น)
• วิธีการ:  
  • การปล่อยรังสี: สแกนบอร์ดในห้องไร้เสียงสะท้อนเพื่อวัด EMI จากสัญญาณนาฬิกาที่มีสัญญาณรบกวน สัญญาณข้อมูลความเร็วสูง และโดเมนพลังงาน
  • การตรวจวัดสัญญาณรบกวนที่นำเข้า: ประเมินว่ามีสัญญาณรบกวนถูกส่งเข้าสู่เส้นจ่ายไฟของบอร์ดหรือไม่
  • การทดสอบความต้านทานต่อสัญญาณรบกวน: ปล่อยพลังงานคลื่นความถี่วิทยุหรือพัลส์ ESD ไปยังบอร์ด และยืนยันการทำงานที่เสถียรของสัญญาณอนาล็อก/ดิจิทัล

อุปกรณ์ทั่วไปสำหรับการทดสอบแผงวงจรพีซีบีแบบมิกซ์ซิกแนล

ขั้นตอนการทดสอบตามแนวทางปฏิบัติที่ดีที่สุด

• วางแผนจุดทดสอบในการวางผัง: รวมการเข้าถึงทั้งแบบแอนะล็อกและดิจิทัล — ให้มีพื้นที่โล่งสำหรับการวัดด้วยออสซิลโลสโคป, โพรบที่เป็นลอจิก หรือการวัดสัญญาณ RF
• ดำเนินการจำลองสัญญาณ SI/PI ก่อนการผลิต: ตรวจสอบเน็ตเวิร์กสำคัญในต้นแบบเสมือนจริง ก่อนที่จะดำเนินการผลิตฮาร์ดแวร์
• ต้นแบบ การตรวจสอบข้อผิดพลาด และการจัดทำเอกสาร: วิเคราะห์ตัวอย่างเบื้องต้นเพื่อหาความผิดปกติในสัญญาณ (การปิดตา, จังหวะสั่น, สัญญาณรบกวน) และบันทึกขั้นตอนการระบุสาเหตุหลักและการแก้ไข
• ดำเนินการทดสอบความสอดคล้องอย่างละเอียด: แม้ผลิตภัณฑ์ที่ไม่มีการจัดอันดับก็ยังได้รับประโยชน์จากการทดสอบ EMI/EMC ซึ่งมักเปิดเผยปัญหาสัญญาณที่ไม่คาดคิด อันเกิดจากข้อบกพร่องในการวางผังวงจร การต่อพื้น หรือการป้องกันสัญญาณรบกวน
• ติดตามเฝ้าระวังระหว่างการติดตั้งเริ่มต้น: ข้อมูลฟีดแบ็กจากสภาพใช้งานจริงมีค่ามากสำหรับการตรวจสอบความถูกต้องของสัญญาณอย่างต่อเนื่อง โดยเฉพาะเมื่อการใช้งานเกี่ยวข้องกับสภาพแวดล้อมที่เปลี่ยนแปลง