Bagaimanakah Rekabentuk Papan Litar Berbilang Lapis yang Dioptimumkan Meningkatkan Keterpaduan Isyarat?

1. Pengenalan: Kepentingan Integriti Isyarat yang Dioptimumkan dalam Rekabentuk PCB Multilapis Isyarat Campuran

Dalam landskap elektronik yang berkembang pesat pada hari ini, permintaan terhadap peranti padat dan berprestasi tinggi telah mendorong pengintegrasian litar analog dan digital ke atas satu papan litar bercetak yang sama pCB isyarat campuran . Papan-papan ini memberi kuasa kepada pelbagai perkakasan daripada pengawal industri pintar hingga sistem hiburan automotif—dan di tengah operasinya terdapat satu aspek yang sangat penting: keselarasan Isyarat .

Integriti isyarat (SI) merujuk kepada kualiti dan kebolehpercayaan isyarat elektrik semasa melalui papan litar bercetak. Apabila isyarat mengekalkan bentuk, voltan, dan penjodohan yang dimaksudkan sepanjang perjalanannya, sistem akan berfungsi seperti yang diharapkan. Namun, dengan bahagian pCB digital berkelajuan tinggi dan pCB analog domain yang wujud bersama dalam susun atur isyarat bercampur, ancaman terhadap kualiti isyarat bertambah. Peralihan frekuensi tinggi, hingar pensuisan, dan kesan parasit boleh merosakkan isyarat—mengakibatkan crossTalk , lantunan bumi , dan kehilangan kejituan data. Apakah akibatnya? Kelakuan litar yang tidak dapat diramal, gangguan elektromagnet ( EMI ), isu peraturan, dan kelewatan masa ke pasaran yang membimbangkan.

Mengapa Integriti Isyarat Sangat Penting dalam Papan Litar Bercetak Isyarat Bercampur?

Papan isyarat bercampur menghadapi cabaran integriti isyarat (SI) yang unik kerana litar digital menjana kadar pinggir pantas, ayunan voltan, dan arus berkelompok yang boleh dengan mudah mencemari laluan analog. Lonjakan yang salah pada rujukan satah Bumi atau jam yang rosak boleh menyebabkan bacaan analog yang tidak tepat, integrasi ADC gagal , atau pemindahan data yang rosak—semua ini sangat serius dalam aplikasi kritikal keselamatan atau resolusi tinggi.

Jadual Fakta Pantas: Mengapa SI Penting dalam Papan Litar Bercetak Isyarat Bercampur

Apa yang Dijelaskan dalam Panduan Ini

Dalam panduan terperinci ini, anda akan mempelajari:

• Asas-asas pCB isyarat campuran kejuruteraan
• Amalan terbaik praktikal untuk pengurusan SI (dengan kata kunci seperti impedans Terkawal , penghantaran pasangan berbeza , dan strategi pembumian )
• Proses 12 langkah untuk memaksimumkan prestasi dan kebolehhasilan
• Perlindungan lanjutan untuk via, susunan lapisan, kapasitor penyahikatan, dan lain-lain
• Petua penyelesaian masalah dan contoh kes
• Alat terkini untuk Simulasi SI dan Analisis PDN

2. Apakah Reka Bentuk PCB Isyarat Bercampur?

A pCB isyarat campuran adalah papan litar bercetak yang mengintegrasikan komponen analog dan digital ke dalam satu substrat tunggal. Gabungan ini membolehkan peranti moden menghubungkan dunia fizikal—analog—dengan domain digital, membolehkan segala-galanya daripada produk IoT yang kaya sensor hingga unit kawalan elektronik automotif yang canggih.

Mendefinisikan Domain PCB Isyarat Bercampur, Analog, dan Digital

• PCB Analog mengendalikan isyarat berterusan—seperti audio, suhu, atau aras voltan. Isyarat-isyarat ini sangat sensitif terhadap hingar, sambungan silang, dan perubahan voltan kecil.
• PCB Digital memproses isyarat logik diskret (0 dan 1). Walaupun kelihatan kukuh, litar digital—terutamanya yang berkelajuan tinggi—merupakan sumber utama hingar elektromagnet, lantunan bumi, dan output pensuisan serentak (SSO).
• Reka bentuk PCB berisian campuran merujuk kepada susun atur di mana dua dunia ini perlu wujud bersama, memerlukan perhatian rumit terhadap keselarasan Isyarat , pembumian, dan isu-integriti kuasa.

Aplikasi Biasa PCB Berisian Campuran

PCB berisian campuran merupakan tulang belakang banyak sistem kritikal misi, termasuk:

• Automasi Industri: Kawalan masa nyata dengan antara muka sensor ketepatan tinggi.
• Sistem Automotif: Infotaimen, pengurusan bateri, ADAS, dan kawalan enjin.
• Elektronik pengguna: Telefon pintar, peranti berkalis, peranti audio, dan kamera.
• Peranti perubatan: Pemantau pesakit, sistem pencitraan, dan peralatan diagnostik.
• Komunikasi: Ruter, pemancar-penerima, SDR, dan perkakasan rangkaian berkelajuan tinggi.

Jadual: Contoh Kes Penggunaan Papan Litar Bercampur Isyarat

Mengapa Reka Bentuk PCB Isyarat Campuran Sukar?

Cabaran utama adalah pengurusan keselarasan Isyarat , kerana:

• Litar digital menghasilkan ayunan voltan yang pantas (dV/dt tinggi, di/dt tinggi) yang menginduksi hingar pada tanah dan rangkaian kuasa yang dikongsi.
• Litar analog sensitif terhadap hingar tahap rendah, walaupun pada aras mikrovolt, yang boleh menyebabkan SNR penurunan nisbah isyarat kepada hingar (signal-to-noise ratio) dan THD distorsi harmonik jumlah (total harmonic distortion) dalam ADC.
• Jam (seperti yang diberi kepada ADC gagal ) dan saluran data merentasi beberapa domain, menyebabkan crossTalk , ketidakselanjaran laluan pulangan , dan ralat pengekalan masa.
• Pelaksanaan yang kurang baik strategi pembumian dan Susunan PCB boleh menggandakan risiko ini, terutamanya pada papan berbilang lapisan padat.

Memahami Blok-Blok Pembina Isyarat Bercampur Utama

PCB isyarat bercampur yang berjaya mencapai:

• Pemisahan: Mengekalkan isyarat analog daripada hingar digital melalui susun atur, pecahan tanah, atau gelang pelindung.
• Penukaran yang boleh dipercayai: Memastikan ADC anda (contohnya, 12-bit atau 16-bit) dan DAC memberikan data yang tepat dan kurang jitters dengan menggunakan isyarat yang bersih pengedaran jam rangkaian dan penyahikatan dioptimumkan.
• Impedans terkawal: Menguatkuasakan 50 Ω satu hujung atau 100 Ω saluran berbeza untuk jejak kadar data tinggi menggunakan struktur mikrosrip, striplin, atau pandu arah gelombang kopelan.
• Rangkaian penghantaran kuasa yang berkesan (PDN): Menekan riak dan mengekalkan voltan stabil dengan kapasitor penyahikatan yang sesuai dan rekabentuk satah kuasa.
• Pemalam dan pengurusan EMI: Menggunakan via jahitan, tuangan tembaga, atau sangkar Faraday di kawasan sensitif utama.

3. Cabaran Integriti Isyarat Utama dalam PCB Sinyal Baur yang Diperbaiki

Mereka bentuk yang kukuh pCB isyarat campuran adalah satu tindakan penyeimbangan yang halus: ia memerlukan pengorkestraan teliti terhadap kepekaan analog dan aktiviti tanpa henti logik digital pada substrat bersama. Apabila kadar data meningkat dan ketumpatan papan bertambah, memastikan keteguhan yang kukuh keselarasan Isyarat (SI) menjadi bukan sahaja mencabar—tetapi penting. Di bawah, kami membincangkan halangan utama integriti isyarat yang mesti ditangani oleh setiap pereka PCB isyarat campuran untuk menghasilkan produk yang boleh dipercayai dan berprestasi tinggi.

1. Saling Bicara dan Pemautan Hingar

Apabila laluan analog dan digital berjalan berdekatan, terutamanya merentasi rentang selari yang panjang, isyarat digital yang berubah dengan cepat menyuntik hingar ke dalam saluran analog yang sensitif melalui kapasitans dan induktans bersama—fenomena yang dikenali sebagai crossTalk . Dalam rekabentuk kelajuan tinggi, ini boleh menyebabkan ralat yang ketara dalam pengukuran analog atau merosakkan data. Ketiadaan penghantaran pasangan berbeza dan impedans yang tidak sepadan memburukkan lagi masalah ini.

2. Lompatan Bumi dan Gelung Bumi

Lantunan bumi berlaku apabila output digital berkelajuan tinggi menukar secara serentak, menyebabkan peralihan voltan bumi yang mendadak. Peralihan ini (output pertukaran serentak, atau SSO) terutamanya menjadi masalah apabila bahagian analog dan digital berkongsi satah bumi sepenuhnya atau sebahagiannya. Ini mengakibatkan tidak hanya ralat pemasaan digital, tetapi juga mengganggu voltan rujukan untuk penukar analog-ke-digital, op-amp, dan sensor sensitif.

Litar gelung bumi berlaku apabila wujud pelbagai laluan pulangan bumi, membentuk 'antena' yang tidak diingini yang boleh memperkenalkan dengung, osilasi, atau pengambilan EMI persekitaran. Ini menjadikan strategi pembumian —seperti susun atur yang teliti dan sambungan bumi titik tunggal—penting kritikal untuk papan isyarat campuran.

3. Hingar Rangkaian Pengagihan Kuasa (PDN)

Fluktuasi pada landasan kuasa, yang disebabkan oleh beban pertukaran pantas (IC digital, pemandu jam), boleh menjana riak dan ledakan hingar yang berkopel secara langsung ke dalam talian bekalan analog atau input rujukan analog. Jika kapasitor decoupling tidak mencukupi, diletakkan secara salah, atau mempunyai ciri ESR yang lemah, kualiti kuasa akan terjejas. PDN yang tidak stabil PDN tidak sahaja meruntuhkan SI tetapi juga membahayakan resolusi ADC (menyebabkan jangkitan, kehilangan SNR, dan malah ralat fungsian).

4. Halangan Impedans dan Gangguan Laluan Pulangan

Isyarat digital berkelajuan tinggi berkelakuan seperti talian penghantaran impedans terkawal (kebiasaannya microstrip atau stripline), dan sebarang halangan—seperti via, penyambung, atau satah kuasa/bumi yang terbelah yang direka bentuk dengan buruk—akan menyebabkan pantulan isyarat, gelombang berdiri, dan ketidaksepadanan impedans . Begitu juga, laluan pulangan bagi isyarat analog dan digital mesti pendek, langsung, dan bebas daripada belahan atau tompok, jika tidak pantulan dan kehilangan Isyarat berlaku.

Jadual: Gangguan Biasa dan Kesan Mereka

5. Cabaran EMI/EMC

Gangguan Elektromagnet (EMI) dan kesesuaian elektromagnetik (EMC) adalah cabaran utama, terutamanya dalam susun atur isyarat bercampur. Litar digital tepi-pantas bertindak sebagai pemancar "EMI", manakala sensor analog, input RF, dan ADC adalah mangsa yang rentan. Tidak mencukupi pelindung , susun atur papan yang kurang baik, dan kekurangan jahitan via boleh mengubah papan menjadi antenna siaran, berisiko gagal dalam pensijilan peraturan.

6. Isu Penyusunan Isyarat dan Pengedaran Jam

Tidak menentu pengedaran jam atau berlebihan jitter jam boleh menyebabkan ketidakselarasan masa (skew) antara domain, mengakibatkan latensi yang tidak dapat diramal, meta-kestabilan, dan ralat pengimbasan data—terutamanya semasa merentas domain jam . ADC dan DAC sangat rentan terhadap hingar dan jitter jam, yang merosotkan lebar jalur berkesan dan ketepatan.

7. Simulasi dan Analisis Pra-Letak yang Tidak Mencukupi

Kerumitan PCB moden menjadikan ia berbahaya untuk 'menganggarkan sahaja' tanpa analisis integriti kuasa (PI) khusus. Simulasi SI dan integriti kuasa (PI) alat simulasi (seperti HyperLynx, Ansys SIwave, Keysight ADS) membolehkan pereka meramal dan membetulkan isu-isu halus—seperti ketidaksepadanan panjang, ketidaksinambungan laluan pulangan, kapasitans parasit, dan titik panas haba—jauh sebelum pengeluaran.

4. Amalan Terbaik dan Pertimbangan Utama

Mendesain sebuah pCB isyarat campuran dengan ciri luar biasa keselarasan Isyarat memerlukan pendekatan yang berunsur kehalusan dan holistik. Setiap keputusan—daripada susunan lapisan hingga pengagihan kuasa—boleh mempengaruhi prestasi akhir papan dalam penggunaan sebenar. Dalam bahagian ini, anda akan menemui amalan terbaik penting yang boleh ditindakkan yang merangkumi asas rekabentuk dan teknik lanjutan untuk integrasi analog/digital.

1. Rancang Pemisahan Papan Secara Awal

Pemisahan fungsian yang jelas adalah penting. Tetapkan kawasan khusus untuk pCB analog dan pCB digital litar semasa pengambilan skematik dan perancangan lantai susun atur. Jarak fizikal sangat mengurangkan penggabungan hingar, ayunan bumi, dan sambungan silang antara domain. Peraturan am: jangan jalankan isyarat jam digital atau data kelajuan tinggi di bawah atau berdekatan komponen analog yang sensitif.

Tindakan utama:

• Letakkan ADC, sensor, dan penguat analog sejauh mungkin dari pengayun, FPGA, penyedia kuasa suis, dan sumber kristal frekuensi tinggi.
• Orientasikan bas data digital utama supaya bersudut tepat dengan laluan isyarat analog kritikal untuk menghadkan penggandingan kapasitif.

2. Optimakan Susunan PCB Anda

Susunan PCB memberi kesan kepada semua perkara daripada ketahanan EMI hingga kawalan impedans. Gunakan struktur lapisan yang meletakkan lapisan isyarat kelajuan tinggi di antara lapisan bumi yang padat dan tidak terputus (dan, jika diperlukan, lapisan kuasa). Ini bukan sahaja mencipta talian penghantaran impedans terkawal tetapi juga membolehkan laluan pulangan pulangan yang pendek dan langsung untuk arus transien yang pantas.

3. Strategi Pembumian Utama

Pembumian adalah asas integriti isyarat isyarat campuran. Terdapat secara umum dua aliran pemikiran:

• Pembumian satu titik (bintang): Sambungan khusus menghubungkan pulangan analog dan digital dengan cara terkawal—terutamanya berkesan untuk rekabentuk frekuensi rendah dan sederhana.
• Satah bumi berterusan: Untuk rekabentuk kelajuan/kekerapan yang lebih tinggi, satah kuprum padat dan berterusan dengan pembahagian teliti (jika diperlukan) memberikan laluan pulang terpendek dan menjana EMI terendah.

Teknik Pembumian Terbaik untuk Papan Bercampur Isyarat:

• Elakkan gelung bumi dengan memastikan satu laluan pulang sahaja bagi setiap fungsi litar.
• Jangan membahagi satah bumi secara sesuka hati. Hanya bahagikan jika benar-benar perlu, dan sentiasa gabungkan pada satu titik tunggal berimpedans rendah di bawah ADC atau penukar utama.
• Gunakan gelung pelindung atau tuangan kuprum di sekeliling talian analog berimpedans tinggi dan litar analog kritikal untuk melindunginya dengan lebih lanjut.

4. Kawal Impedans dan Gunakan Penyambungan Pasangan Berbeza

Jejak digital berkelajuan tinggi mesti dilalui sebagai impedans Terkawal garisan, dipadankan dengan keperluan antara muka (50 Ω hujung tunggal, 100 Ω berbeza tipikal). Ini meminimumkan pantulan isyarat dan gelombang berdiri. Bagi pengekodan berbeza (Ethernet, LVDS, USB, HDMI), jarak dan padanan panjang trek adalah penting.

5. Pastikan Agihan Kuasa yang Mantap dan Penyahikatan

Anda rangkaian agihan kuasa (PDN) layak mendapat rekabentuk kejuruteraan yang serius.

• Gunakan pengatur berasingan atau domain ditapis untuk rel analog dan digital. LDO bising rendah (pengatur linear) untuk analog, pengatur suis (SMPS) untuk beban digital, ditapis mengikut keperluan.
• Letakkan kapasitor penyahikatan secara strategik (termasuk pelbagai nilai untuk penapisan frekuensi tinggi/rendah) seberapa dekat mungkin dengan pin bekalan IC. Pilih kapasitor dengan ESR rendah dan gunakan campuran kapasitor seramik MLCC (0.01 μF, 0.1 μF, 1 μF, dll.).
• Gunakan manik ferit atau induktor penebat kecil antara satah/rel analog dan digital.

Jadual Pemisahan Contoh

6. Utamakan Pengurusan EMI/EMC

Mengadopsi pendekatan berlapis-lapis:

• Gunakan bekas pelindung dan enklosur logam untuk bahagian analog dan RF yang berisiko tinggi.
• Melalui jahitan (via tanah yang diletakkan secara berkala) di sekeliling bahagian analog dan di sepanjang tepi papan mengunci arus pulangan, mengurangkan kebocoran EMI.
• Pengaturcaraan jam dengan teliti : Garisan jam hendaklah pendek, dilalui jauh dari kawasan analog, dan dilindungi oleh jejak atau satah tanah bersebelahan. Elakkan melalui jam merentasi kawasan tanah yang bercelah atau terpisah untuk mencegah pancaran.

7. Sahihkan dengan Alat Simulasi dan Semakan DFM

Jangan teka—simulasikan! Gunakan Simulasi SI dan Penganalisis PDN alat (seperti HyperLynx, Ansys SIwave, Cadence Sigrity, atau alat terbina dalam Altium/OrCAD) untuk menilai:

• Gambar rajah mata isyarat
• Ramalan percakaran silang
• Integriti laluan pulangan
• Riak kuasa dan bumi
• Titik panas terma/pengurusan

5. 12 Langkah ke Arah Rekabentuk Papan Litar Bercampur yang Cekap dan Dioptimumkan

Menguasai keselarasan Isyarat dengan proses praktikal, langkah demi langkah berada di teras rekabentuk pCB isyarat bercampur yang berfungsi secara boleh dipercayai di bawah kekangan dunia sebenar. Di bawah, kami membimbing anda melalui 12 langkah terbukti—setiap satunya mencerminkan amalan terbaik industri, perangkap biasa, dan ilmu kejuruteraan yang boleh ditindakkan.

Langkah 1: Asingkan Bahagian Analog dan Digital Secara Awal

1.1 Kenal pasti Domain Analog dan Digital

• Semak semula pelan skematik anda untuk mengkategorikan komponen sebagai analog tulen, digital, atau isyarat bercampur (seperti ADC, DAC, CODEC).
• Anotasi fungsi setiap litar: analog bising rendah, logik digital, pengekod laju tinggi, dll.

1.2 Penempatan Strategik

• Secara fizikal asingkan kawasan analog dan digital pada susun atur PCB.
• Lalukan isyarat analog jauh dari bas digital dan elakkan melalui jejak digital di bawah IC analog.
• Gunakan tanda sulah atau tanda tembaga untuk menunjukkan sempadan, membantu perakitan dan penyelesaian masalah.

Langkah 2: Pilih Komponen Dengan Antara Muka yang Sesuai

Apabila mengintegrasikan subsistem yang berbeza, memilih protokol antara muka yang betul meningkatkan kedua-duanya prestasi dan keselarasan Isyarat .

Antara Muka Umum & Kes Penggunaan Terbaik

Langkah 3: Tingkatkan Fungsi ADC untuk Pengukuran yang Tepat

3.1 Pilih ADC yang Sesuai untuk Tugas

• Pertimbangkan spesifikasi utama ADC : Resolusi (12, 16, 24 bit), SNR, THD, kadar persampelan maksimum, impedans input, kestabilan voltan rujukan.
• Pilih arkitektur yang sesuai dengan aplikasi: SAR, Sigma-Delta, atau ADC Pipeline.

3.2 Sediakan Jam yang Stabil dan Asingkan Sumber Hingar

• Gunakan pengayun rendah-jitter. Jitter jam merosakkan bilangan bit berkesan (ENOB) dalam ADC kelajuan tinggi.
• Asingkan secara fizikal jejak jam daripada bas digital yang hingar.
• Nyahgegarkan bekalan ADC dengan kapasitor ESR rendah.

3.3 Kekalkan Voltan Rujukan yang Bersih

• Letakkan kapasitor rujukan (10–100 uF, ditambah seramik 0.1 uF) berdekatan pin Vref ADC.
• Cincin pelindung di sekeliling saluran rujukan seterusnya mengurangkan pautan hingar.

Langkah 4: Reka Susunan PCB yang Efisien

Satu susunan yang direkabentuk dengan teliti Susunan PCB membentuk teras kejayaan isyarat campuran.

• Letakkan lapisan isyarat berkelajuan tinggi bersebelahan dengan satah rujukan padu.
• Elakkan membahagikan satah bumi atau kuasa di bawah isyarat yang dipintaskan.
• Kekalkan kesimetrian dalam susunan untuk meminimumkan lenturan/piuh dan menyokong penekanan silang.

Langkah 5: Melaksanakan Strategi Pembumian yang Berkesan

• Sambungan titik tunggal antara tanah analog dan digital (biasanya pada ADC).
• Gunakan tuangan tembaga padat dan lebar/lengkung—mengurangkan rintangan dan induktans.
• Menggunakan surai pengawal dan tuangan tembaga di sekeliling isyarat analog yang sensitif.

Langkah 6: Mengoptimumkan Agihan Kuasa dan Penyahkupelan

6.1 Gunakan Bekalan Kuasa Khusus

• Asingkan landasan analog dan digital. Gunakan LDO untuk analog, penapisan beralih/ferrit untuk digital.
• Bekalkan ADC dan komponen berpresisi tinggi lain dari rel yang sebersih mungkin.

6.2 Kapasitor Penyahwujud untuk Penapisan Hingar

• Letakkan gabungan kapasitor MLCC frekuensi tinggi (0.01–0.1 µF) dan kapasitor pukal (1–10 µF) pada setiap IC.
• Minimumkan kawasan gelung dengan mengekalkan laluan dari kap ke pin sependek mungkin.

Langkah 7: Lalukan Jejarian Analog dan Digital Secara Efisien

• Jangan sekali-kali melintangkan jejarian analog dan digital —kekalkan penghantaran berlapis dan berasingan.
• Elakkan jejak kelajuan tinggi merentasi pecahan arus balik atau ruang dalam tanah.
• Padankan panjang jejak untuk pasangan berkelajuan tinggi/beza; gunakan kalkulator impedans untuk lebar yang tepat.

Langkah 8: Laksanakan Strategi Pengurusan Terma

• Kenal pasti komponen yang menjana haba (pengatur, pemandu arus tinggi, pemproses).
• Penggunaan vias Tepu dan tuangan kuprum khusus (pad termal) untuk menarik haba ke lapisan dalaman atau bertentangan.
• Pertimbangkan udara paksa, peredam haba, atau kuprum terbenam jika ketumpatan kuasa tinggi.

Langkah 9: Sejajarkan Agihan Jam dan Meningkatkan Reka Bentuk Bercampur Isyarat

• Agihkan jam menggunakan penimbal rendah-sesongan.
• Lalukan jam menggunakan jejak pendek dan langsung, dilindungi oleh satah tanah.
• Elakkan jejak jam di atas tanah yang terpecah—kekalkan satah rujukan berterusan.

Langkah 10: Melaksanakan Perisai untuk Pengurusan Hingar

• Penggunaan Sangkar Faraday , tin perisai logam, atau kotak kuprum pejal untuk bahagian analog/RF yang sangat sensitif terhadap hingar.
• Jahit via tanah dengan padat di sekeliling kawasan yang diperisai dan di sepanjang tepi papan.

Langkah 11: Simulasi Reka Bentuk Papan Lapisan Campuran Isyarat Bercampur

• Gunakan alat simulasi SI/PI (HyperLynx, Ansys SIwave, Keysight ADS, Altium Designer SI) untuk menganalisis:
  • Kesinambungan galangan
  • Gambar rajah mata dan jitter
  • Ripple kuasa
  • Laluan pulang dan kerentanan silang

Langkah 12: Sediakan dan Muat Turun Fail Pengeluaran

• Tinjau dan akhiri lukisan susunan, spesifikasi bahan utama (contohnya, ketebalan tembaga , pemalar dielektrik, jenis via).
• Memastikan kawalan Impedans dan panggilan titik ujian adalah jelas dalam Gerbers.
• Tambahkan rujukan berannotasi untuk perisai, jahitan via, dan via terma.
• Sertakan senarai jejaring yang lengkap dan akses ujian berfungsi untuk kedua-dua domain.

6. Memahami Via dan Kesan Mereka terhadap Integriti Isyarat

Vias —sambungan menegak kecil yang menghubungkan lapisan dalam papan litar bercetak pCB isyarat campuran —sering diabaikan sebagai punca integriti isyarat yang lemah. keselarasan Isyarat walau bagaimanapun, apabila kadar jam melampaui ratusan MHz atau malah mencecah julat GHz, struktur via semakin memberi kesan besar terhadap segala-galanya daripada impedans talian penghantaran hingga gangguan silang dan lantunan bumi. Bagi prestasi laju tinggi atau analog yang kukuh, memahami dan mengoptimumkan ciri-ciri via adalah penting.

Jenis-jenis Vias dan Peranan Mereka dalam Papan Isyarat Bercampur

Vias hadir dalam pelbagai format, setiap satu mempunyai kesan khusus terhadap kualiti isyarat:

Kesan Induktans dan Kapasitans Via

Pada satu pCB Kecepatan Tinggi , induktans via dan kapasitans dikenali secara kolektif sebagai unsur parasit —kesan sampingan tidak disengajakan yang menyebabkan isyarat tepi pantas menjadi terherot. Kesan ini terutamanya bermasalah dalam impedans Terkawal (contohnya, persekitaran 50 Ω tunggal-hujung, 100 Ω bezaan).

Kesan Utama:

• Ketertarikan parasit sebab:
  • Tepi yang lebih perlahan, penurunan frekuensi tinggi
  • Pantulan, lampau isyarat, dan gegaran
• Kapasiti Parasit sebab:
  • Lekukan impedans setempat, herotan pada tepi pantas
  • Peningkatan silang antara via atau ke satah bersebelahan

Contoh: Garisan Data 10 Gbps

Satu via dengan tompok 1 mm (ekor tidak bersambung di dalam PCB) boleh memperkenalkan resonans pada beberapa GHz, yang akan mengubah bentuk isyarat bersiri 10 Gbps secara teruk. Mengalih keluar atau memendekkan tompok tersebut (melalui penggelecan balik atau menggunakan via mikro buta) akan memulihkan amplitud isyarat, lebar mata, dan jangkitan masa mengikut spesifikasi.

Strategi untuk Pengoptimuman Via dan Integriti Isyarat

Mengoptimumkan penggunaan via adalah salah satu keputusan paling berpengaruh dalam PCB berkelajuan tinggi dan bercampur isyarat. Berikut adalah amalan terbaik utama:

• Minimumkan bilangan via sepanjang semua surutan berkembaratan tinggi kritikal atau analog sensitif.
• Gunakan via mikro atau via buta pendek berbanding via lubang tembus yang panjang dalam laluan GHz+.
• Elakkan tompok via :

• • Sekiranya boleh, gunakan penggelecan balik untuk mengalih keluar bahagian batang via yang berlebihan di bawah lapisan aktif.
  • Atau hadkan melalui peralihan kepada "lapisan-ke-lapisan" tanpa ekor terbiar.

• Optimumkan melalui penempatan :

• • Kekalkan kesimetrian dalam pasangan berbeza.
  • Kekalkan via kelajuan tinggi berdekatan dengan via rujukan bumi (via jahitan) untuk meminimumkan kawasan gelung dan menyokong laluan pulangan.

• Kedekatan dengan satah bumi : Bagi isyarat digital dan bercampur, sentiasa letakkan via bumi berdekatan setiap via isyarat, mengurangkan risiko EMI terpancar.

Jadual: Panduan Pengoptimuman Via

Pertimbangan Nisbah Aspek untuk Kebolehhasilan dan SI

Nisbah aspek (kedalaman lubang melalui kepada diameter) mempengaruhi kebolehhasilan dan kualiti isyarat. Nisbah aspek yang tinggi menjadikan penyaduran tidak boleh dipercayai (risiko ruang kosong atau laras terbuka) dan meningkatkan impedans via, terutamanya dalam reka bentuk HDI.

• Nisbah aspek yang disyorkan: ≤10:1 untuk lubang melalui piawai; jauh lebih rendah untuk mikrovia
• Kes penggunaan: Untuk PCB setebal 1.6 mm, saiz gerudi via minimum 0.16 mm (6.3 mil) membenarkan penyaduran yang selamat

Contoh Kes SI: Mikrovia berbanding Lubang Melalui pada Sambungan Laju Tinggi

Seorang pereka telekomunikasi yang mengintegrasikan papan lantai bercampur 12 lapisan menggantikan via lubang melalui lama pada pasangan SerDes 6.25 Gbps dengan mikrovia buta yang dikorek dari belakang. Hentakan gambar mata berkurang sebanyak 31%, saling pangsang (pada 5 GHz) berkurang separuh, dan reka bentuk berjaya dalam ujian EMI pusingan pertama—membuktikan manfaat langsung strategi via moden terhadap SI.

Ringkasan Amalan Terbaik

• Pilih jenis dan struktur via berdasarkan keselarasan Isyarat tuntutan, kebolehhasilan, dan susunan lapisan papan.
• Lakukan simulasi (menggunakan Ansys SIwave, HyperLynx, atau alat SI Altium) untuk sebarang risiko couplin via, resonan, atau pantulan—terutamanya pada talian melebihi 500 Mbps atau isyarat analog kritikal.
• Sentiasa seimbangkan keperluan SI dengan maklum balas DFM daripada pengilang PCB anda untuk pembinaan yang boleh dipercayai.

7. Strategi Satah Bumi untuk PCB Berkelajuan Tinggi dan Bercampur Isyarat

Direkabentuk dengan betul satah Bumi adalah penjaga senyap integriti isyarat dalam setiap PCB prestasi tinggi pCB isyarat campuran apabila kelajuan digital meningkat dan ketepatan analog meningkat, sistem bumi menjadi laluan pulangan kritikal bagi setiap isyarat, perisai terhadap EMI, dan rujukan "volt sifar" bagi semua pengukuran analog dan digital. Walau bagaimanapun, kesilapan halus dalam susun atur satah bumi boleh secara senyap merosakkan reka bentuk yang paling maju sekalipun.

Peranan Satah Bumi dalam PCB Bercampur Isyarat

Dalam kedua-dua pCB analog dan pCB digital sub-sistem, satah bumi memainkan tiga fungsi penting:

• Laluan pulangan isyarat: Memastikan laluan langsung berimpedans rendah antara sumber dan beban bagi isyarat digital berkelajuan tinggi dan isyarat analog sensitif.
• Penekanan EMI: Memberikan perisai berterusan yang menyerap dan mengandungi pancaran terpancar, menghadkan gangguan silang dalaman dan pengambilan gangguan luaran.
• Kestabilan rujukan: Mengekalkan rujukan voltan yang konsisten, penting untuk integrasi ADC dan ukuran analog yang tepat.

Amalan Terbaik untuk Pelaksanaan Satah Bumi

1. Gunakan Satah Bumi Pejal yang Tidak Terputus

• Peruntukkan keseluruhan lapisan (atau beberapa lapisan) untuk bumi tanpa gangguan.
• Elakkan memotong, membuat alur, atau mensegmenkan satah ini di bawah jejak isyarat.
  • Fakta: Sebarang alur atau putus pada satah bumi di bawah jejak berkelajuan tinggi akan memaksa arus pulangan mengambil jalan lain, meningkatkan luas gelung, EMI, dan kerentanan terhadap hingar secara mendadak.
• Letakkan litar analog berkelajuan tinggi dan beresolusi tinggi terus di atas rujukan bumi mereka, memendekkan gelung pulangan dan meminimumkan induktans parasit.

2. Pisahkan Bumi Analog dan Digital—Dengan Disiplin

• Bagi kebanyakan PCB isyarat bercampur, adalah bijak untuk secara logik (tidak sentiasa secara fizikal) memisahkan tanah analog dan digital, dengan menyambungkannya pada satu titik bintang titik bintang —kerap kali secara langsung di ADC atau DAC. Ini mengelakkan rujukan analog daripada tercemar oleh pulangan tanah digital yang bising.
• Gunakan perincian fizikal hanya jika perlu ; jangan sesekali memisahkan tanpa sebab, dan sentiasa sediakan 'jambatan' impedans rendah pada titik penukaran/antaramuka utama.
• Elakkan larian selari yang panjang pada jejak tanah analog dan digital yang boleh bertindak sebagai antena.

3. Jahit Pelan Tanah dengan Vias

• Penggunaan melalui jahitan di sekitar zon terlindung, tepi papan, dan bersebelahan dengan via isyarat kelajuan tinggi. Via tanah yang rapat (≤2mm) memberikan pengurungan berkesan terhadap EMI dan mengukuhkan gelung pulangan isyarat.
• Bagi pasangan berbeza atau pasangan kelajuan tinggi yang merentasi satah, pastikan terdapat via tanah di kedua sisi via isyarat untuk panduan arus pulangan yang betul.

4. Gunakan Satah Tanah Berbilang Lapisan untuk Aplikasi Kritikal

• Papan PCB berbilang lapisan (contoh: 4, 6, atau lebih lapisan) sentiasa harus mempunyai lebih daripada satu satah tanah bagi pulangan impedans rendah dan perlindungan tambahan. Pertimbangkan pendekatan 'sandwich-tanah' dengan dua satah tanah yang mengapit lapisan isyarat.
• Contoh Susunan Lapisan:  
  • Lapisan 2: Tanah padu untuk digital
  • Lapisan 4: Tanah analog (dihubungkan pada titik bintang ADC)
  • Lapisan 6: Tanah rangka atau perisai (untuk perumah atau aplikasi RF)

Pedoman Amalan Satah Tanah—Jadual

8. Kekukuhan Kuasa: Memastikan Rangkaian Penghantaran Kuasa yang Bersih

Mereka bentuk untuk ketahanan yang kukuh integriti Kuasa (PI) bukan sekadar menghantar voltan kepada peranti anda—ia berkaitan dengan memastikan setiap bahagian hadapan analog yang sensitif, setiap isyarat digital berkelajuan tinggi, dan setiap penukar tepat sentiasa menerima bekalan yang stabil dan bebas hingar di bawah sebarang keadaan beban sebenar. Dalam rekabentuk papan litar bercetak (PCB) isyarat bercampur, pengagihan kuasa strategi adalah sama pentingnya dengan keselarasan Isyarat pembumian dan kawalan impedans.

Mengapa Integriti Kuasa Penting dalam PCB Isyarat Bercampur

Rangkaian penghantaran kuasa (PDN) yang berisik atau lemah rangkaian penghantaran kuasa (PDN) boleh meruntuhkan susun atur analog atau digital terbaik sekalipun. Pertimbangkan:

• Riak bekalan kuasa boleh saling mempengaruhi secara langsung pada ADC gagal , mengurangkan resolusi berkesan dan nisbah isyarat terhadap hingar (SNR), serta menyebabkan jangkitan pada antara muka berjam.
• Turun sementara (dips tanah) daripada menukar digital pantas mencipta lantunan bumi atau cross-talk, yang litar analog boleh memperkuat atau demodulasi.
• Tidak Cukup kapasitor decoupling atau kapasitor besar yang tidak diletakkan dengan baik boleh membolehkan rel voltan berayun atau berdering, berpotensi merosakkan keadaan logik dan bacaan sensor.

Strategi untuk Penghantaran Tenaga Bersih

1. Perkhidmatan Domain Kuasa Analog dan Digital yang Berpisah

• Gunakan rel analog dan digital yang berbeza di mana mungkin. Memberi makan domain analog dari pengawal linear bunyi bising rendah (LDO), sementara bekalan suis kecekapan tinggi (SMPS) boleh melayani domain digital.
• Untuk sensor kritikal atau ADC resolusi tinggi, tambahkan penapis bekalan analog tambahan (LC atau manik ferrit + kapasitor).
• Secara fizikal membahagikan pesawat kuasa analog dan digital atau tuang untuk mengasingkan bahagian sensitif.

2. Perancangan Gunakan Analisis PDN dan Matlamat Impedansi

• Menentukan dan mensimulasikan PDN anda dengan Penganalisis PDN alat (HyperLynx, Keysight ADS, Ansys, dll.) untuk memastikan semua cip menerima voltan stabil pada langkah beban maksimum mereka.
• Tetapkan sasaran impedans (Z_target) untuk setiap pengalir. Untuk logik moden (pengalir 1.2V, 1.8V, 3.3V), ini boleh serendah 10–20 mΩ untuk laluan arus tinggi.

3. Penempatan Kapasitor Penyahkupelan Berlapis

• Letakkan kombinasi MLCC (0.01 μF, 0.1 μF, 1 μF) seberapa hampar mungkin ke setiap pin kuasa—secara idealnya terus di bawah atau bersebelahan melalui laluan terpendek.
• Gunakan kapasitor pukal yang lebih besar (10 μF, 22 μF, tantalum atau seramik) diedarkan berhampiran kelompok IC atau pada masukan kuasa.
• Untuk IC digital laju tinggi (FPGA, MCU, DDR), gunakan penyahkupelan tempatan tambahan untuk mengurangkan hingar pensuisan serentak (SSO).

Contoh: Jadual Kapasitor Penyahkupelan untuk Papan PCB Isyarat Bercampur

4. Minimumkan Impedans dan Resonans Satah Kuasa

• Maksimumkan ketebalan tembaga kuasa (≥1 oz/ft²) dan luas untuk rel analog kritikal bagi rintangan rendah.
• Kekalkan bentuk satah yang ringkas dan tidak terputus. Elakkan leher sempit atau cabang yang meningkatkan impedans setempat.
• Lalukan jejak pendek dan lebar dari sumber (pengatur) ke beban, tanpa melalui zon bising tinggi.
• Elakkan menindih jejak isyarat kelajuan tinggi di atas satah kuasa bising atau terpecah sekiranya boleh.

5. Manik Ferit, Penapis LC, dan Pemisahan

• Tambah manik ferit pada masukan rel analog untuk menyekat hingar peralihan digital (contohnya, hingar inti MCU, litar pemasaan).
• Gunakan penapis rangkaian Pi-LC untuk rel ADC ultra-rendah hingar atau pengujaran sensor.

Kajian Kes: Menangani Hingar ADC dalam Papan Isyarat Bercampur

Modul sensor IoT perindustrian menunjukkan lonjakan rawak dalam bacaan analog apabila pemancar wayarles memulakan penghantaran data kelajuan tinggi. Analisis PDN mendedahkan bahawa arus pensuisan tinggi telah berganding melalui rel 3.3V yang dikongsi, memberi kesan kepada rujukan ADC. Selepas menambah manik ferit, penyahkupelan setempat tambahan, dan memisahkan VREF analog daripada VCC digital, SNR ADC meningkat sebanyak 22 dB dan lonjakan hingar lenyap sepenuhnya.

9. Reka Bentuk untuk Kebolehsaizaciptaan dan Kerjasama dengan Pengilang

Tidak kira betapa sofistikatednya reka bentuk anda pCB isyarat campuran atau betapa telitinya simulasi anda keselarasan Isyarat kejayaan papan anda pada akhirnya bergantung kepada sejauh mana ia boleh dibina, diuji, dan dipasang oleh pengilang pilihan anda. Reka Bentuk untuk Kebolehan Pengeluaran (DFM) —dan seni bekerjasama dengan pengilang PCB—memastikan semua aspirasi SI anda diterjemahkan dengan lancar ke dalam perkakasan sebenar yang boleh dipercayai.

Mengapa DFM Penting untuk Kejayaan PCB Isyarat Bercampur dan SI

PCB isyarat campuran moden kerap menggunakan komponen langkah halus, susunan HDI, kawalan impedans yang tepat, tatasusunan via yang padat, dan susunan kuasa/tanah yang mencabar. Jika rekabentuk anda tidak menghasilkan pembinaan berkualiti tinggi secara besar-besaran—atau kerap memerlukan kerja semula disebabkan ciri-ciri yang tidak boleh dikilangkan—semua usaha integriti isyarat anda akan terbazir.

Pertimbangan DFM Utama untuk Rekabentuk Isyarat Campuran dan Kelajuan Tinggi

1. Susunan Lapisan dan Ketersediaan Bahan

• Sahkan susunan lapisan PCB yang anda rancang dengan pembekal anda sebelum kunci susun atur—tanya tentang bilangan lapisan yang boleh dicapai, ketebalan dielektrik minimum, dan berat tembaga.
• Gunakan bahan yang disimpan oleh pengilang (FR-4, Rogers, laminasi rendah-hilang) yang memenuhi sasaran SI anda untuk kawalan impedans, saling gangguan rendah, dan pencegahan tinggi.
• Sahkan kesimetrian susunan lapisan (untuk meminimumkan lengkungan), terutamanya untuk papan kelajuan tinggi dan HDI.

2. Jenis Via, Nisbah Aspek, dan Had Pengeboran

• Kongsi keperluan via projek anda (melalui lubang, microvia, buta/tertanam) dan pastikan reka bentuk anda sesuai dengan keupayaan pengilangan.
• Patuhi nisbah aspek ≤10:1 untuk lubang tembus atau gunakan microvia berperingkat/bertindih untuk HDI.
• Minimumkan "pemprosesan khas" (contoh: pengeboran balik tompok) kecuali benar-benar diperlukan untuk SI—kerana ini menambah kos dan boleh mengurangkan hasil.

3. Kawalan Impedans—Dari Simulasi ke Realiti

• Komunikasikan impedans sasaran untuk semua talian penghantaran (50 Ω, 100 Ω berbeza, dll.) dan rujuk geometri susunan lapisan anda dalam nota pengilangan.
• Minta kupon ujian atau semakan impedans semasa proses untuk mengesahkan bahawa jaringan kritikal akan memenuhi spesifikasi.
• Sahkan keupayaan pengilang untuk pengorekan, penyaduran, dan kawalan dielektrik yang tepat.

4. Ketebalan Tembaga, Gelang Annular, dan Lebar/Jarak Litar

• Tetapkan lebar/jarak litar dan ketebalan tembaga berdasarkan garis panduan IPC dan batasan pengeluar.
  • Untuk laluan analog dan kuasa yang sensitif, pertimbangkan penggunaan tembaga ≥1 oz/ft² untuk PI yang kukuh dan kejatuhan voltan rendah.
• Pastikan cincin annular di sekeliling via (untuk kebolehpercayaan penyaduran) memenuhi minimum yang ditetapkan oleh pengeluar.
• Sahkan jarak minimum topeng solder—terutamanya di kawasan campuran isyarat padat dan BGA.

5. Akses Ujian dan Probe

• Masukkan titik ujian pada nod analog dan digital; bekerjasama dengan perakam anda untuk mengesahkan bahawa kelengkapan dapat mencapai semua rangkaian penting tanpa menghadapi komponen tinggi, penyambung, atau bekas perisai.
• Reka bentuk untuk ujian dalam-litar dan fungsian—kemampuan ini kerap mengesan ralat SI atau pemasangan.

Bekerjasama Secara Efektif dengan Pengeluar PCB

• Kongsi awal dan kerap: Berikan susunan berlapis, sasaran impedans, susun atur utama, dan peta ketumpatan kepada pengeluar anda secepat mungkin.
• Minta ulasan DFM: Jemput maklum balas mengenai sebarang 'ambar merah' (contohnya, struktur yang tidak boleh dibina, jarak tembaga terhad, cabaran pengurusan haba).
• Tanya mengenai proses bernilai tambah: Sebilangan pengeluar menawarkan simulasi SI dalam premis, pengesahan netlist automatik, atau ujian/pemeriksaan lanjutan (seperti sinar-X untuk HDI).
• Semak bersama maklum balas prototaip: Periksa secara teliti binaan artikel pertama untuk kecacatan solder, kapasitans/induktans yang tidak dijangka, atau titik panas SI/EMI—dan buat lelaran secukupnya sebelum diperbesar skala.

Senarai Semak Kolaborasi DFM & Pengeluar

Contoh Dunia Sebenar: Memperbaiki Hasil Pengeluaran dengan DFM

Sebuah hab IoT tanpa wayar dengan papan PCB 10-lapisan isyarat campuran gagal ujian impedans pada talian USB berbeza semasa percubaan pengeluaran pertama. Punca utama: penggantian prepreg Dk-rendah yang ditentukan tanpa kelulusan menyebabkan halaju impedans dari 100 Ω ke 115 Ω, gagal pematuhan. Dengan bekerjasama secara langsung bersama pembuat, mengesahkan semua bahan, dan menambah dokumentasi susunan berlapis dalam fail Gerber, rekabentuk ini lulus ujian SI dan EMI/EMC pada keluaran seterusnya—mencapai hasil 100%.

10. Pengujian Papan PCB Isyarat Campuran untuk Kebolehpercayaan

Pengujian menyeluruh adalah benteng akhir untuk pCB isyarat campuran kualiti Dan keselarasan Isyarat . Malah papan yang direka dengan paling teliti sekalipun boleh mengandungi kecacatan pengeluaran, isu SI, atau kerentanan dunia sebenar yang tidak dijangka. Dengan mengadopsi strategi pengesahan menyeluruh yang menangani kedua-dua subsistem analog dan digital, anda melindungi fungsi, pematuhan, dan kebolehpercayaan jangka panjang produk anda.

Mengapa Pengujian Menyeluruh Adalah Penting

PCB isyarat bercampur secara unik mengintegrasikan sensitiviti analog dan pensuisan digital berkelajuan tinggi—mencipta persekitaran ujian di mana gangguan kecil atau kesan parasit walaupun sedikit boleh menyebabkan kegagalan peringkat sistem. Isu yang tidak dikesan seperti lantunan bumi, transien kuasa, atau jitter jam boleh mencemarkan berbulan-bulan usaha rekabentuk dan melemahkan ketahanan di medan.

Jenis Ujian Utama untuk PCB Isyarat Bercampur

1. Ujian Fungsi

• Tujuan: Mengesahkan bahawa litar analog dan digital berdua berfungsi mengikut spesifikasi rekabentuk.
• Kaedah:  
  • Suntik isyarat analog yang diketahui dan periksa fungsi pemindahan ADC/DAC untuk lineariti, SNR, dan THD.
  • Gunakan penganalisis logik dan pengujian protokol untuk mengesahkan bas digital (SPI, I2C, CAN, USB, HDMI) bagi memastikan masa yang betul, pemindahan bebas ralat, dan pematuhan protokol.
  • Gunakan corak loopback dan rutin firmware pemeriksaan sendiri untuk penentudalam peringkat papan.

2. Ujian Tekanan Persekitaran

• Tujuan: Mendedahkan kecacatan tersembunyi atau kerentanan SI di bawah suhu, kelembapan, dan getaran ekstrem.
• Kaedah:  
  • Kitaran suhu (contohnya, –40 °C hingga +85 °C), dengan kuasa dan tanpa kuasa.
  • Ujian rendaman kelembapan, khususnya penting untuk analog depan/hujung atau I/O berkelajuan tinggi yang terdedah kepada persekitaran.
  • Pengimejan getaran dan hentakan—mengesan putus isyarat, lantunan bumi, atau isu SI berkaitan penyambung.

3. Ujian Pematuhan EMI/EMC

• Tujuan: Memastikan pelepasan papan dan kepekaannya berada dalam had peraturan (FCC, CISPR, automotif, perubatan, dll.).
• Kaedah:  
  • Pelepasan pancaran: Imbas papan dalam bilik anekoik untuk mengukur EMI daripada jam bising, talian data pantas, dan domain kuasa.
  • Samburan dijalankan: Menilai sama ada bunyi bising sedang dimasukkan ke atas talian kuasa papan.
  • Pengujian imuniti: Menembakkan tenaga RF atau denyutan ESD ke atas papan dan mengesahkan operasi analog/digital yang stabil.

Peralatan Biasa untuk Pengujian PCB Isyarat Baur

Alur Kerja Pengujian Amalan Terbaik

• Rancang titik ujian dalam susun atur: Sertakan akses ujian analog dan digital—memastikan kawasan yang tidak sesak untuk osiloskop, probe logik, atau pengukuran RF.
• Jalankan simulasi SI/PI sebelum pengeluaran: Sahkan rangkaian kritikal dalam prototaip maya sebelum melaksanakan perkakasan.
• Prototaip, nyahpepijat, dan dokumen: Analisis binaan awal bagi mengesan percanggahan dalam SI (penutupan mata, jitter, hingar) dan catat langkah punca sebenar/tindakan pembetulan.
• Jalankan ujian pematuhan yang teliti: Walaupun produk yang tidak diberi penarafan turut mendapat manfaat daripada ujian EMI/EMC, yang kerap mendedahkan isu SI yang tidak dijangka akibat kesilapan susun atur, pembumian, atau perisai.
• Pantau semasa pemasangan awal: Maklum balas dunia sebenar sangat berharga untuk pengesahan SI berterusan, terutamanya apabila aplikasi melibatkan persekitaran yang berubah.