Kā optimizēta daudzslāņu PCB shēmas dizains var uzlabot signāla integritāti?

1. Ievads: Optimizētas signāla integritātes nozīme jaukta signāla daudzslāņu PCB dizainā

Šodienas strauji attīstošajā elektronikas vidē kompaktu, augstas veiktspējas ierīču pieprasījums ir veicinājis analogo un digitālo shēmu integrāciju vienā jaukta signāla PCB . Šīs plates darbina visu, sākot no gudriem rūpnieciskiem regulatoriem līdz automašīnu informācijas un izklaides sistēmām—un to darbības centram ir viens ļoti svarīgs aspekts: signāla integritāte .

Signāla integritāte (SI) attiecas uz elektrisko signālu kvalitāti un uzticamību, kad tie pārvietojas pa drukāto platīti. Kad signāls saglabā savu paredzēto formu, spriegumu un taimingu pārvietojoties, sistēma darbojas tā, kā plānots. Tomēr gan ar augstas ātruma digitālās PCB daļām, gan jutīgām analogās PCB domēni, kas pastāv vienlaikus uz jauktā signāla izkārtojuma, signāla kvalitātes draudi pastiprinās. Augstfrekvences pārejas, slēgšanas troksnis un parazītiskie efekti var pasliktināt signālus—izraisot krišanas biežums , zemes lēciens , un datu precizitātes zudumu. Kādas ir sekas? Ne paredzams shēmas darbība, elektromagnētiskās traucējumi ( EMI ), regulatīvas problēmas un ilgas tirgū iziešanas kavēšanās.

Kāpēc signāla integritāte ir tik svarīga jauktā signāla PCB?

Jauktā signāla plates saskaras ar unikālām SI problēmām, jo digitālās shēmas rada ātras pārejas, sprieguma svārstības un impulsveida strāvas, kas viegli var piesārņot analogos ceļus. Vienkāršs nepareizs impulss references zemes plakne vai bojāts taktis var nozīmēt neprecīzus analogos nolasījumus, neveiksmīgu ADC integrāciju vai bojātas datu pārraides—visas šīs problēmas ir īpaši nopietnas drošībai kritiskās vai augstas izšķirtspējas lietojumprogrammās.

Ātrās fakts tabula: kāpēc SI ir svarīgs jauktajos signālos PCB

Ko šis ceļvedis aptver

Šajā detalizētajā ceļvedī jūs uzzināsiet:

• Pamatjautājumi par jaukta signāla PCB inženierija
• Praktiskās labās prakses attiecībā uz SI pārvaldību (ar atslēgvārdiem kā regulēta pretestība , diferenciālā pāra maršrutizācija , un zemes pieslēguma stratēģijas )
• 12 soļu process, lai maksimāli uzlabotu veiktspēju un ražošanas iespējas
• Izmaksēm izvietoto caurumu, kārbu, atvienošanas kondensatoru un citu komponentu paplašināta apskate
• Problēmu novēršanas padomi un piemēri
• Jaunākie rīki SI simulācijai un PDN analīzei

2. Kas ir jaukto signālu PCB dizains?

A jaukta signāla PCB ir drukātais montāžas shēmatis, kas apvieno gan analogos, gan digitālos komponentus vienā pamatnē. Šis apvienojums ļauj mūsdienu ierīcēm savienot fizisko — analogo — pasauli ar digitālo sfēru, nodrošinot iespējas gan sensoriem bagātiem IoT produktiem, gan sarežģītām automašīnu elektroniskajām vadības sistēmām.

Maisīto signālu, analogo un digitālo PCB apgabalu definēšana

• Analogie PCB apstrādā nepārtrauktus signālus—piemēram, audio, temperatūru vai sprieguma līmeņus. Šie signāli ir ļoti jutīgi pret troksni, kroskouplingu un nelielām sprieguma svārstībām.
• Digitālie PCB apstrādā diskrētos loģikas signālus (0 un 1). Lai gan tie šķiet izturīgi, digitālās shēmas—īpaši augstas frekvences—ir ievērojami elektromagnētiskā trokšņa, zemes lēciena un vienlaicīgas pārslēgšanās izeju (SSO) avoti.
• Maisīto signālu PCB dizains attiecas uz tādiem izvietojumiem, kuros šīm divām pasaulēm jāpastāv blakus, prasot rūpīgu uzmanību signāla integritāte , zemēšanas un barošanas integritātes jautājumiem.

Tipiskas maisīto signālu PCB lietojumprogrammas

Maisīto signālu PCB ir daudzu misijas kritisku sistēmu pamats, tostarp:

• Rūpnieciskā automatizācija: Reāllaika vadība ar augstas precizitātes sensoru interfeisiem.
• Automobiļu sistēmas: Informātikas sistēmas, baterijas pārvaldība, ADAS un dzinēja vadība.
• Patērētāju elektronika: Smartfoni, nēsājamie ierīces, audioierīces un kameras.
• Medicīniskās ierīces: Pacientu monitori, attēlveidošanas sistēmas un diagnostikas aprīkojums.
• Sakari: Maršrutētāji, tranzistori, SDR un augstas ātrdarbības tīkla aprīkojums.

Tabula: Piemēra jaukto signālu PCB lietojumu gadījumi

Kāpēc maisīto signālu PCB dizains ir sarežģīts?

Galvenais izaicinājums ir pārvaldīt signāla integritāte , jo:

• Digitālās shēmas rada ātrus sprieguma svārstības (liels dV/dt, liels di/dt), kas inducē troksni kopīgajos zemējumos un barošanas tīklos.
• Analogās shēmas ir jutīgas pret zemu līmeņa troksni, pat mikrovoltu apmērā, kas var izraisīt SNR (signāla un trokšņa attiecības) pasliktināšanos un THD (skaņas izkropļojumu koeficients) ADC.
• Takti (piemēram, tie, kas baro ADC integrāciju ) un datu līnijas šķērso vairākas domēnas, radot krišanas biežums , atgriešanās ceļa nepārtrauktības traucējumus , kā arī sinhronizācijas kļūdas.
• Slikti realizēta zemes pieslēguma stratēģijas un PCB slāņojums var pastiprināt šos riskus, īpaši blīvos daudzslāņu plāksnēs.

Svarīgo jaukto signālu komponentu izpratne

Veiksmīga jaukto signālu PCB sasniedz:

• Izolācija: Analogu signālu turēšana brīvus no digitālā trokšņa, izmantojot izkārtojumu, zemes sadalīšanu vai aizsarggredzenus.
• Uzticama konvertācija: Nodrošināt, ka jūsu ADC (piemēram, 12 bitu vai 16 bitu) un DAC nodrošina precīzus, zema džitara datus, izmantojot tīru taktiskās signālu izplatīšanas tīklus un optimizētu atdalīšanu.
• Kontrolēta pretestība: Ieviest 50 Ω vienvirziena vai 100 Ω diferenciālas līnijas augsta datu ātruma pavadījumiem, izmantojot mikrostripu, striplīniju vai koplanāras vilnju vadu struktūras.
• Efektīvs barošanas tīkls (PDN): Samazināt svārstības un uzturēt stabilus spriegumus, izmantojot piemērotus atdalīšanas kondensatorus un barošanas plakņu dizainu.
• Aizsardzība un EMI pārvaldība: Izmantojot viju saistīšanu, vara ieliešanu vai Faradeja būri kritiskās jutīgās zonās.

3. Galvenās signāla integritātes problēmas maisītajos signālu PCB

Izstrādājot stabila jaukta signāla PCB , ir nepieciešams rūpīgi izsvērt analogās jutības un digitālās loģikas nepārtraukto darbību uz kopīga pamatnes. Kāpdams datu ātrumiem un palielinoties plāksnīšu blīvumam, nodrošināt stabila signāla integritāte (SI) kļūst ne tikai par izaicinājumu — bet par nepieciešamību. Zemāk apspriežam galvenos signāla integritātes šķēršļus, ar kuriem saskaras katrs maisīto signālu PCB dizaineris, lai radītu uzticamus, augsta veiktspējas produktus.

1. Krustsignāli un trokšņa savienošanās

Kad analogie un digitālie pavedieni iet tuvu viens otram, jo īpaši garās paralēlās daļās, strauji mainīgi digitālie signāli ievada troksni jutīgajās analogajās līnijās caur savstarpējo kapacitāti un induktivitāti — parādību, ko pazīst kā krišanas biežums . Augstsaziņas dizainos tas var izraisīt būtiskas kļūdas analogajos mērījumos vai sabojāt datus. Nepietiekama diferenciālā pāra maršrutizācija un nesaderīgas pretestības pastiprina šo problēmu.

2. Zemes lēcieni un zemes cilpas

Zemes lēciens rodas tad, kad augsts frekvences digitālie izejas signāli pārslēdzas vienlaikus, izraisot pēkšņus zemes sprieguma svārstības. Šīs svārstības (vienlaicīgas pārslēgšanās izejas, vai SSO) ir īpaši problemātiskas tajās vietās, kur analogās un digitālās sadaļas kopīgo visu vai daļu no zemes plaknes. Tas izraisa ne tikai digitālu laika kļūdas, bet arī traucē atskaites spriegumus analogā-digitalā pārveidotājiem, operacionālajiem stiprinātājiem un jutīgiem sensoriem.

Zemes cilpas rodas tad, kad pastāv vairākas zemes atgriešanās takas, veidojot nevēlamas „antenas“, kas var ieviest fona dūkoņu, oscilācijas vai uztvert apkārtējo EMI. Tāpēc zemes pieslēguma stratēģijas —piemēram, rūpīga izvietojuma un viena punkta zemes savienojuma izmantošana—ir būtiska jaukto signālu platēm.

3. Barošanas sadalīšanas tīkla (PDN) troksnis

Svārstības barošanas vados, ko izraisa ātri pārslēdzēj slodzes (digitālās mikroshēmas, takts signālu vadītāji), var radīt vilnīšus un trokšņa uzplaiksnījumus, kas tieši iekopējas analogajos barošanas vados vai analogajos atskaites ieejās. Ja atdalīšanas kondensatori ir nepietiekami, nepareizi novietoti vai ar sliktām ESR raksturojām, barošanas kvalitāte pasliktinās. Nestabila PDN ne tikai apdraud SI, bet arī apdraud ADC izšķirtspēju (izraisot dūkoņu, SNR zudumu un pat funkcionālas kļūdas).

4. Impedances pārtraukumi un atgriešanās ceļu traucējumi

Augstas frekvences digitālie signāli darbojas kā vadītas impedances pārraides līnijas (parasti mikrostripas vai striplīnijas), un jebkurš pārtraukums — piemēram, slikti izstrādāts caururbis, savienotājs vai sadalīta barošanas/zemes plakne — izraisīs signālu atstarojumus, stāvošos viļņus un impedances neatbilstību . Tāpat gan analogajiem, gan digitālajiem signāliem atgriešanās ceļiem jābūt īsiem, tiešiem un bez sadalījumiem vai atzarojumiem, pretējā gadījumā radīsies atstarojumi un signāla zudumu notiek.

Tabula: Biežākie traucējumi un to sekas

5. EMI/EMC problēmas

Elektromagnētisko traucējumu (EMI) un elektromagnētiskā savietojamība (EMC) ir pārklājošas problēmas, īpaši jauktajās signālu izvietošanās shēmās. Ātrdarbības digitālās shēmas darbojas kā EMI „izstarotāji”, kamēr analogie sensori, RF ieejas un ADC ir uzņēmīgi „upuri”. Nepietiekama apdrošināšana , slikti izvietotas plaknes un trūkstošas caurbiedējuma kontaktligzdas var pārvērst plati par raidīšanas antenu, apdraudot regulatīvo sertifikāciju.

6. Signāla taiminga un takts signāla izplatīšanas problēmas

Neregulārs taktiskās signālu izplatīšanas vai pārmērīga takts džiters var izraisīt laika nevienlaikus (skju) starp domēniem, radot neparedzamu kavēšanos, metastabilitāti un datu strobu kļūdas — īpaši laikā, kad notiek takts domēnu šķērsošana . ADC un DAC īpaši ir jutīgi pret takts signāla troksni un trīci, kas pasliktina efektīvo joslas platumu un precizitāti.

7. Nepietiekama simulācija un analīze pirms izkārtojuma izveides

Mūsdienu PCB sarežģītība padara riskantu darbu bez speciālas SI simulācijai un enerģijas integritātes (PI) analīzes. Simulācijas rīki (piemēram, HyperLynx, Ansys SIwave, Keysight ADS) ļauj projektētājam paredzēt un novērst nelielas problēmas—piemēram, garuma neatbilstības, atgriezeniskā ceļa nepārtrauktības traucējumus, parazīto kapacitāti un siltuma karstās vietas—daudz agrāk par ražošanu.

4. Labākās prakses un galvenie apsvērumi

Dizainējot jaukta signāla PCB ar izcilību signāla integritāte prasa subtilu, vispāzinošu pieeju. Katrs lēmums—no slāņu kārtojuma līdz enerģijas sadalei—var ietekmēt plates galīgo veiktspēju reālos ekspluatācijas apstākļos. Šajā sadaļā jūs iepazīsieties ar būtiskām, piemērojamām labākajām praksēm, kas risina gan dizaina pamatus, gan avanzētas tehnoloģijas analogā/digitālās integrācijas jomā.

1. Plānojiet funkciju atdalīšanu jau pašā sākumā

Skaidra funkcionāla atdalīšana ir vitāli svarīga. Piešķiriet atsevišķas zonas analogās PCB un digitālās PCB shēmu uztveršanas un izkārtojuma grīdas plānošanas laikā. Fiziskais attālums ievērojami samazina trokšņu savienojumu, zemes lēcienus un starpnesaišķi starp domēniem. Noteikums: nekad nepalaist digitālos taktiskos vai augstas ātrdarbības datu signālus zem vai tuvu jutīgiem analoģiskiem komponentiem.

Galvenie pasākumi:

• Novietojiet ADC, sensorus un analoģiskos pastiprinātājus pēc iespējas tālāk no oscilatoriem, FPGA, pārslēgšanās regulētājiem un augstfrekvences kristāla avotiem.
• Orientējiet galvenos digitālos datu vados tā, lai tie būtu perpendikulāri kritiskiem analoģiskiem signālu ceļiem, lai ierobežotu kapacitatīvo savienojumu.

2. Optimizējiet savu PCB slāņa izkārtojumu

PCB slāņojums ietekmē visu – sākot no EMI imunitātes līdz pretestības kontrolei. Ievērojiet slāņu struktūru, kas iekļauj augstas ātrdarbības signālu slāņus starp ciļām, nepārtrauktām zemes (un, kur nepieciešams, barošanas) plaknēm. Tas ne tikai rada kontrolētas pretestības pārraides līnijas, bet arī ļauj īsiem, tiešiem atgriešanās ceļiem ātriem pārejas strāvām.

3. Galvenās zemēšanas stratēģijas

Zemēšana ir jaukto signālu integritātes pamats. Parasti pastāv divas pieejas:

• Vienpunkta (zvaigžnes veida) zemējums: Dedikēts savienojums, kas analogos un digitālos atgriešanās ceļus savieno kontrolētā veidā — īpaši efektīvs zema un vidēja frekvences dizainam.
• Nepārtraukts zemējuma plakne: Augstas ātrdarbības/frekvences dizainam ciets, nepārtraukts vara slānis ar rūpīgu segmentāciju (ja nepieciešams) nodrošina īsākos atgriešanās ceļus un minimizē EMI radīšanu.

Labākās zemēšanas metodes jaukto signālu platēm:

• Izvairieties no zemes cilpām nodrošinot katram ķēdes funkcijai vienu atgriešanās ceļu.
• Nešķeļiet zemējuma plaknes bez pamata. Šķeliet tikai tad, ja tas ir absolūti nepieciešams, un vienmēr savienojiet vienā vienīgā, zemas pretestības punktā zem ADC vai galvenā pārveidotāja.
• Izmantojiet aizsarggredzenus vai vara ielejas ap around augstas pretestības analogajām līnijām un kritiskajām analogajām shēmām, lai tās vēl vairāk aizsargātu.

4. Kontrolējiet pretestību un izmantojiet diferenciālo pāru maršrutizāciju

Augstas ātrums digitālie signāli jāved kā regulēta pretestība līnijas, pielāgotas saskarnes prasībām (50 Ω vienvirziena, 100 Ω diferenciāla, tipiska). Tas minimizē signālu atstarojumus un stāvošos viļņus. Diferenciālajiem signāliem (Ethernet, LVDS, USB, HDMI) ir būtisks trases attālums un garuma pielāgošana.

5. Nodrošiniet stabila barošanas sadalījumu un atdalīšanu

Jūsu barošanas sadalīšanas tīkls (PDN) ir nopietns inženierijas uzdevums.

• Izmantojiet atsevišķus regulatorus vai filtrētas domēnas analogajiem un digitālajiem vadiem. Zema trokšņa LDO (lineārie regulatori) analogajiem signāliem, slēgšanas režīma regulatori (SMPS) digitālajām slodzēm, pievienojot nepieciešamos filtrus.
• Stratēģiski novietojiet atdalīšanas kondensatorus (ieskaitot vairākas vērtības augstas/zemas frekvences filtrēšanai) pēc iespējas tuvāk IC barošanas kontaktiem. Izmantojiet kondensatorus ar zemu ESR un kombinējiet keramiskos MLCC (0,01 μF, 0,1 μF, 1 μF utt.).
• Izmantojiet ferīta lodītes vai nelielus izolācijas induktorus starp analogajiem un digitālajiem plaknēm/vadiem.

Piemēra atdalīšanas tabula

6. Prioritizēt EMI/EMC pārvaldību

Ieviest daudzslāņu pieeju:

• Izmantot ekrānēšanas kārbas un metāla korpusus augsta riska analogajām un RF sadaļām.
• Caurumu savienošana (via stitching) (regulāri izvietotas zemes vias) ap analogajām sadaļām un gar plates malām fiksē atgriezes strāvas, samazinot EMI „noplūdi”.
• Rūpīga taktiskā signāla maršrutizācija : Takts līnijām jābūt īsām, tās jāved tālu no analoģajām zonām un jāaizsargā ar blakus esošajām zemes trases vai plaknēm. Izvairieties no takts signālu vadīšanas pāri ieliktām vai sadalītām zemes zonām, lai novērstu starojumu.

7. Validējiet, izmantojot simulācijas rīkus un DFM pārbaudes

Nepaminējiet — simulējiet! Izmantojiet SI simulācijai un PDN analīzatora rīkus (piemēram, HyperLynx, Ansys SIwave, Cadence Sigrity vai iebūvētos rīkus Altium/OrCAD), lai novērtētu:

• Signāla acu diagrammas
• Kroskopliku prognozes
• Atgriešanās ceļa integritāte
• Barošanas un zemes svārstības
• Termiskie karstie punkti/pārvaldība

5. 12 soļi, lai optimizētu efektīvu jaukto signālu PCB dizainu

Apguve signāla integritāte ar praktisku, soli pa solim izstrādātu procesu, kas ir projektēšanas pamatā jaukto signālu PCB kas uzticami darbojas reālas pasaules ierobežojumos. Zemāk mēs izskaidrojam 12 pārbaudītus soļus—katrs no tiem atspoguļo nozares labākās prakses, tipiskās kļūdas un pielietojamu inženierzināšanu.

1. solis: Savlaicīgi atdalīt analogās un digitālās sadaļas

1.1 Identificēt analogās un digitālās domēnas

• Pārskatiet savu shēmu, lai kategorizēt komponentus kā tikai analogos, digitālos vai jauktos signālus (piemēram, ADC, DAC, CODEC).
• Pielietot katras ķēdes funkciju: zema trokšņa analoģais, digitālā loģika, augstas ātrdarbības taktēšana utt.

1.2 Stratēģiska izvietošana

• Fiziski atdalīt analoģiskās un digitālās zonas pCB izkārtojumā.
• Vadīt analoģiskos signālus prom no digitālajiem vadiem un izvairīties no digitālo trasiņu novietošanas zem analoģisko integrēto shēmu.
• Izmantot lakas vai vara marķējumus robežu norādīšanai, kas palīdz montāžā un problēmu novēršanā.

2. solis: Komponentu atlase ar atbilstošiem interfeisiem

Integrējot dažādas apakšsistēmas, pareizas saskarnes protokola izvēle uzlabo gan izdibi un signāla integritāte .

Bieži lietotas saskarnes un labākās pielietošanas jomas

3. solis: Uzlabot ADC funkcionalitāti precīziem mērījumiem

3.1 Izvēlieties pareizo ADC atbilstoši uzdevumam

• Uzskatītu galvenie ADC specifikācijas parametri : Rezolūcija (12, 16, 24 biti), SNR, THD, maksimālais paraugu ņemšanas biežums, ieejas pretestība, atskaites sprieguma stabilitāte.
• Izvēlieties arhitektūru, kas piemērota lietojumprogrammai: SAR, Sigma-Delta vai Pipeline ADC.

3.2 Nodrošiniet stabili takti un atdaliet trokšņa avotus

• Izmantojiet zema džitera oscilatorus. Takts džiters pasliktina efektīvo bitu skaitu (ENOB) augstsātuma ADC.
• Fiziski atdali takts signāla vadus no trokšņainiem digitālajiem autobusiem.
• Atslēgt ADC barošanu ar zemu ESR kondensatoriem.

3.3 Uzturiet atskaites spriegumus tīrus

• Novietojiet atskaites kondensatorus (10–100 μF, kā arī 0,1 μF keramikas) tuvu ADC Vref kājai.
• Apliecības gredzeni ap atskaites līnijām papildus samazina trokšņu ietekmi.

4. solis: Izstrādājiet efektīvu PCB slāņu uzlikšanu

Rūpīgi izstrādāts PCB slāņojums veido jaukto signālu veiksmes pamatu.

• Izvietojiet augstas ātrdarbības signālu slāņus blakus ciļām atskaites plaknēm.
• Izvairieties no zemes vai enerģijas plakņu sadalīšanas zem izvadītajiem signāliem.
• Saglabājiet simetriju slāņu uzlikšanā, lai minimizētu izlieci/deformāciju un veicinātu krustsaites supresiju.

5. solis: Ieviest efektīvas zemēšanas stratēģijas

• Vienpunkta savienojums starp analogajiem un digitālajiem zemējumiem (parasti pie ADC).
• Izmantojiet masīvus, platus vara pārklājumus/lokus zemējuma ceļiem—minimizējiet pretestību un induktivitāti.
• Izmantojiet aizsargjoslas un vara pārklājumus ap jutīgiem analogajiem signāliem.

6. solis: Optimizējiet barošanas sadalīšanu un atdalīšanu

6.1 Izmantojiet atsevišķus barošanas avotus

• Atdali analogos un digitālos barošanas vadi. Analogiem signāliem izmanto LDO, digitālajiem — slēgšanas/rezerves filtrēšanu.
• Barojiet ADC un citus augstas precizitātes komponentus no iespējami tīrākā barošanas vada.

6.2 Atdalošie kondensatori trokšņu filtrēšanai

• Katram integrētajam shēmai novietojiet kombināciju no augstfrekvences (0,01–0,1 µF) un masīviem (1–10 µF) MLCC kondensatoriem.
• Minimizējiet cilpas laukumu, uzturēt trases no kondensatora līdz piniņam pēc iespējas īsāku.

Solis 7: Efektīvi maršrutēt analogās un digitālās trases

• Nekad necrossējiet analogos un digitālos vados —ievērojiet slāņveida, atdalītu maršrutēšanu.
• Izvairieties no augstas ātrdarbības vadu novietošanas virs atgriezeniskās strāvas pārtraukumiem vai zemes līnijas plaisām.
• Sakopojiet vadu garumus augstas ātrdarbības/diferenciālajiem pāriem; izmantojiet impedances kalkulatorus precīziem platumiem.

8. solis: ieviešanas termlaikvardības stratēģijas

• Identificējiet sastāvdaļas, kas rada siltumu (regulatori, augstas strāvas vadītāji, procesori).
• Izmantošana termiskie caurumi un specializēti vara ielejumi (termiskie spilventiņi), lai vilktu siltumu uz iekšējiem vai pretējiem slāņiem.
• Apsveriet piespiedu gaisa dzesēšanu, siltuma izkliedētājus vai pat iestrādātu varu, ja jaudas blīvums ir augsts.

9. solis: sinhronizējiet takts signālu izplatīšanu, uzlabojot jauktās signālu shēmas

• Izmantojiet zemas asinhronitātes buferus, lai izplatītu taktošanas signālus.
• Vadu taktošanas signālus pa īsiem, tiešiem pavadītājiem, ko no abām pusēm aizsargā zemes plaknes.
• Izvairieties no taktošanas pavadītājiem virs sadalītām zemes plaknēm — uzturiet nepārtrauktas atskaites plaknes.

Solis 10: Realizējiet ekrānu trokšņa vadībai

• Izmantošana Faradeja būri , metāla ekrāna kārbas vai cieta vara kastes īpaši trokšņjutīgām analogajām/RF sadaļām.
• Blīvi novietojiet zemes savienojošos caurumus ap ekrāniem un gar plates malām.

Solis 11: Izmantojiet simulāciju jauktā signāla daudzslāņu PCB dizainā

• Izmantojiet SI/PI simulācijas rīkus (HyperLynx, Ansys SIwave, Keysight ADS, Altium Designer SI), lai analizētu:
  • Impedances nepārtrauktību
  • Acs diagrammas un džiters
  • Jaudas svārstības
  • Atgriešanās ceļš un krustslāpes ietekmes briesmas

12. solis: Sagatavojiet un lejupielādējiet ražošanas failus

• Pārskatiet un pabeidziet slāņu zīmējumus, galvenos materiālu specifikācijas (piemēram, vara biezums , dielektriskās konstantes, caurules veidi).
• Pārliecinieties, impedances regulēšanu un testa punktu norādes ir skaidras Gerber failos.
• Pievienojiet anotētas atsauces ekrāniem, caurules adīšanai un termo caurulēm.
• Iekļaut pilnu savienojumu sarakstu un funkcionalitātes pārbaudes piekļuvi abiem domēniem.

6. Cauruļu izpratne un to ietekme uz signāla integritāti

Caurulēm —mazie vertikālie savienojumi, kas savieno slāņus vienā jaukta signāla PCB —bieži tiek ignorēti kā vaininieks sliktam signāla integritāte . Tomēr, palielinoties taktiskajiem biežumiem līdz simtiem MHz vai pat GHz diapazonā, caurules struktūrai arvien lielāks ietekme ir uz visu – sākot no transmisijas līnijas pretestības līdz kruststarpmetai un zemes lēcieniem. Lai nodrošinātu stabili augsts frekvences vai analogo veiktspēju, ir būtiski izprast un optimizēt caurules raksturojumus.

Cauruļu tipi un to loma jaukto signālu platēs

Caurules ir dažādos formātos, katram no tiem ir specifiska ietekme uz signāla kvalitāti:

Ietekme caur induktivitāti un kapacitāti

Parastā augstas ātruma PCB , vada induktivitāte un jauda kopumā tiek dēvēti par parazītajiem elementiem —nejauši radušās parādības, kas izkropļo ātrās malas signālus. Šie efekti ir īpaši problemātiski regulēta pretestība (piemēram, 50 Ω vienvadi, 100 Ω diferenciālie) vidē.

Galvenie efekti:

• Parazītā induktivitāte cēloņi:
  • Lēnākas malas, augstfrekvences samazināšanās
  • Atpazīšana, signāla pārspīlējums un zvanīšana
• Parazītā kapacitāte cēloņi:
  • Lokālas impendances pazemināšanās, izkropļojumi ātrajos malu apgabalos
  • Palielināts kroskopelēks starp caurumvadiem vai uz blakus esošajiem plakņu līmeņiem

Piemērs: 10 Gbps datu līnija

Caurumvads ar 1 mm stubu (nenoslogots gals iekšpusē PCB) var radīt rezonansi vairākos GHz, nopietni izkropļojot 10 Gbps sērijveida signālu. Šī stuba noņemšana vai saīsināšana (caurumvada atpakaļ urbums vai slēptu mikrocaurumvadu izmantošana) atgriež signāla amplitūdu, acu platumu un laika trīci atbilstoši specifikācijām.

Stratēģijas caurumvadu optimizācijai un signāla integritātei

Caurumvadu izmantojuma optimizēšana ir viens no augstākās efektivitātes lēmumiem augstfrekvences un jauktās signālu PCB platēs. Šeit ir galvenie labākie prakses principi:

• Minimizēt caurumvadu skaitu visās kritiskajās augstfrekvences vai jutīgajās analogajās vadu līnijās
• Izmantojiet mikrovijas vai īsas aklās vijas, nevis garas caurumvijas GHz+ maršrutiem.
• Izvairieties no viju stubiem :

• • Iespējams, izmantojiet atpakaļurbšanu, lai noņemtu lieko vijas cilindru zem aktīvā slāņa.
  • Vai arī ierobežojiet viju pārejas ar "slānis-uz-slāni", nepieļaujot atstāt beztailus galus.

• Optimizējiet viju novietojumu :

• • Saglabājiet simetriju diferenciālajos pāros.
  • Turiet augstsvaru vijas tuvu atskaites zemes vijām (viju šūšana), lai samazinātu cilpas laukumu un atbalstītu atgriešanās ceļus.

• Tuvojums zemes plaknēm : Digitālajiem un jauktajiem signāliem vienmēr novietojiet zemes viju tuvu katram signāla vijam, samazinot starojuma EMI risku.

Tabula: Optimizācijas vadlīnijas

Aspekta attiecības apsvērumi ražošanai un SI

Attiecības proporcijas (caurvada cauruma dziļums pret diametru) ietekmē gan ražošanas iespējas, gan signāla kvalitāti. Augstas aspekta attiecības padara pārklājumu neuzticamu (dobumu vai vaļēju korpusu risks) un paaugstina caurvada pretestību, īpaši HDI dizainos.

• Ieteicamā aspekta attiecība: ≤10:1 parastajiem caurskalojošajiem caurvadiem; daudz zemāka mikrocaurvadiem
• Lietošanas gadījums: 1,6 mm biezam PCB, minimālais 0,16 mm (6,3 mil) caurvada urbums ļauj drošu pārklājumu

SI lietas piemērs: Mikrozondu vs. caurspīdīgas zondes augstas ātrums sērijveida līnijās

Telekomunikāciju dizaineris, kas integrēja 12 slāņu jaukto signālu aizmugurējo plati, nomainīja vecmodīgās caurspīdīgās zondes ar atpakaļ urbtām aklo mikrozondēm 6,25 Gbps SerDes pārim. Acu diagrammas dūšana samazinājās par 31%, krustētalka (pie 5 GHz) samazinājās uz pusi, un dizains izturēja pirmo EMI testēšanas kārtu — pierādot tiešo SI labumu, ko dod mūsdienu zondu stratēģija.

Labāko prakšu kopsavilkums

• Izvēlieties zondu tipus un struktūras, pamatojoties uz signāla integritāte prasmēm, ražošanas iespējām un plates slāņojumu.
• Noteikti simulējiet (izmantojot Ansys SIwave, HyperLynx vai Altium SI rīkus) jebkādu zondu koplingu, rezonansi vai atstarpi — īpaši līnijās virs 500 Mbps vai kritiskiem analogajiem signāliem.
• Vienmēr saskaņojiet SI prasības ar DFM atsauksmēm no sava PCB ražotāja, lai nodrošinātu uzticamu ražošanu.

7. Zemes plakņu stratēģijas augstas ātrums un jauktu signālu PCB plātēs

Pareizi inženierta zemes plakne ir kluss signāla integritātes sargs katrā augsta veiktspējas jaukta signāla PCB . Tā kā digitālie ātrumi palielinās un analogā precizitāte tiek uzlabota, zemes sistēma kļūst par kritisku signāla atgriešanās ceļu, aizsardzību pret EMI un „nulles volta” atskaites punktu visiem analoģiskajiem un digitālajiem mērījumiem. Tomēr pat nelielas kļūdas zemes plaknes izkārtojumā var klusībā sabotēt pat vismodernākos dizainus.

Zemes plakņu loma jaukto signālu PCB

Abos analogās PCB un digitālās PCB apakšsistēmās zemes plakne pilda trīs būtiskas funkcijas:

• Signāla atgriešanās ceļš: Nodrošina zemas pretestības, tiešos maršrutus starp avotu un slodzi gan augstas frekvences digitālajiem, gan jutīgajiem analoģiskajiem signāliem.
• EMI supresija: Nodrošina nepārtrauktu ekrānu, kas absorbē un ierobežo izstarotās emisijas, ierobežojot gan iekšējo krustsekošanos, gan ārējās traucējumu uztveri.
• Atskaites stabilitāte: Uztur konsekventu sprieguma atskaiti, kas ir būtiska ADC integrācijai un precīziem analoģiskajiem mērījumiem.

Labākās prakses zemes plaknes ieviešanai

1. Izmantojiet cieta, nepārtraukta zemes plakni

• Veltiet visu slāni (vai slāņus) nepārtrauktai zemei.
• Izvairieties no zemes plaknes griešanas, izgriezumiem vai segmentēšanas zem signāla pārvades līnijām.
  • Fakts: Jebkurš izgriezums vai pārtraukums zemes plaknē zem augstas frekvences pārvades līnijas piespiež atgriezes strāvas detourēt, ievērojami palielinot cilpas laukumu, EMI un uzņēmību pret troksni.
• Ievietojiet augstas ātrdarbības un augsta izšķirtspējas analogos ķēdes tieši virs to atskaites zemes, saīsinot atgriezes "cilpas" un minimizējot parazitāro induktivitāti.

2. Atdaliet analogās un digitālās zemes—ar disciplīnu

• Daudziem jauktās signālapstrādes PCB ir lietderīgi loģiski (ne vienmēr fiziski) atdalīt analogās un digitālās zemes, savienojot tās vienā zvaigznes punktā —bieži tieši pie ADC vai DAC. Tas novērš trokšņainu digitālo zemes atgriešanos, kas var piesārņot analogos atskaites signālus.
• Izmantojiet fiziskus pārtraukumus tikai tad, ja nepieciešams ; nekad nepārtrauciet bez iemesla un vienmēr nodrošiniet zemas pretestības „tiltu” svarīgās konversijas/saskarnes vietās.
• Izvairieties no garām paralēlām analoģisko un digitālo zemes vadu sekcijām, kas var darboties kā antenas.

3. Savienojiet zemes plaknes ar caurumiem (vias)

• Izmantošana caurumu savienošana (via stitching) ap ekrāniem, plates malām un blakus augstas frekvences signālu caurumiem. Cieši izvietoti (≤2 mm) zemes caurumi nodrošina efektīvu EMI ierobežošanu un samazina signāla atgriešanās cilpu.
• Diferenciālajiem vai augstas frekvences pāriem, kas šķērso plaknes, nodrošiniet, ka blakus signālu caurumiem atrodas zemes caurumi, lai nodrošinātu pareizu atgriešanās strāvas vadību.

4. Izmantojiet daudzslāņu zemes plaknes kritiskām lietojumprogrammām

• Multisluāņu PCB (piemēram, 4, 6 vai vairāk slāņi) vienmēr jābūt ar vairāk nekā vienu zemes plakni, lai nodrošinātu zemu pretestību atgriešanai un papildus aizsardzību. Apsveriet „zemes sviestmaizes“ pieeju ar divām zemes plaknēm, kas ietver signāla slāni.
• Piemēra kaskāde:  
  • Slānis 2: Cietā zeme digitālajiem signāliem
  • Slānis 4: Analogā zeme (savienota pie ADC zvaigznes punkta)
  • Slānis 6: Korpusa vai ekrāna zeme (korpusa vai RF pielietojumiem)

Praktiskie norādījumi par zemes plakni — tabula

8. Barošanas integritāte: Nodrošinot tīru barošanas tīklu

Projektēšana stabilai enerģijas integritāte (PI) nav vienkārši par sprieguma piegādi jūsu ierīcēm — tas ir par to, lai katrs jutīgs analogais priekšgalam, katrs augstas ātrdarbības digitālais signāls un katrs precīzs konvertētājs saņemtu beztrokšņainu, stabilu barošanu jebkurā reālā slodzes situācijā. Jaukto signālu PCB projektēšanā jaudas sadale stratēģijas ir tikpat svarīgas kā signāla integritāte zemes savienojumi un pretestības vadība

Kāpēc barošanas integritāte ir svarīga jaukto signālu PCB

Trokšņaina vai vāja barošanas tīkls (PDN) var sabojāt pat vislabāko analogo vai digitālo izvietojumu. Apsveriet:

• Barošanas avota vilnis var tieši iekļauties ADC integrāciju , samazinot efektīvo izšķirtspēju un SNR, kā arī izraisot svārstības takta interfeisos.
• Pārejas kritumi („zemes iegrimi”) no ātra digitāla pārslēgšanās rada zemes lēciens vai krustsistēmas, kuras analogie ķēdes var pastiprināt vai demodulēt.
• Nepietiekama atdalīšanas kondensatori vai nepareizi novietotas masas kondensatori var ļaut sprieguma šinām svārstīties vai zvanīt, potenciāli sagandējot loģikas stāvokļus un sensoru nolasījumus.

Stratēģijas tīrai barošanai

1. Atsevišķi analogie un digitālie enerģijas apgabali

• Izmantojiet atsevišķus analogos un digitālos barošanas vados, ja vien iespējams. Barojiet analogo apgabalu no zema trokšņa lineārajiem regulatoriem (LDO), kamēr augstas efektivitātes pārslēdzēju avoti (SMPS) var kalpot digitālajiem apgabaliem.
• Kritiskiem sensoriem vai augstas izšķirtspējas ADC ierīcēm pievienojiet papildu analoģisko barošanas filtru (LC vai ferīta kapslis + kondensators).
• Fiziski atdaliet analogos un digitālos enerģijas plaknes vai līmeņus, lai vēl vairāk izolētu jutīgās sadaļas.

2. Izmantojiet PDN analīzi un pretestības mērķus

• Definējiet un simulējiet savu PDN ar PDN analīzatora rīkiem (HyperLynx, Keysight ADS, Ansys utt.), lai nodrošinātu, ka visām mikroshēmām tiek piegādāts stabils spriegums maksimālā slodzes pakāpē.
• Noteikts pretestības mērķis (Z_mērķis) katram vadam. Mūsdienu loģikai (1,2 V, 1,8 V, 3,3 V vadi), tas var būt tik zems kā 10–20 mΩ augststrāvas ceļiem.

3. Slāņveida decoupling kondensatoru novietojums

• Ievietojiet MLCC kombināciju (0,01 μF, 0,1 μF, 1 μF) fiziski pēc iespējas tuvāk katram barošanas spraudnim — ideālā gadījumā tieši zem tā vai blakus, izmantojot īsāko ceļu.
• Izmantojiet lielākas masveida kondensatorus (10 μF, 22 μF, tantalā vai keramikas) sadalot tos tuvu IC grupām vai barošanas ieejai.
• Augstas frekvences digitālajiem integrētajiem shēmām (FPGA, MCU, DDR) izmantojiet papildu lokālu atdalīšanu, lai samazinātu vienlaicīgas slēgšanas troksni (SSO).

Piemērs: Atvienošanas kondensatoru tabula jaukto signālu PCB

4. Minimizējiet barošanas plaknes pretestību un rezonansi

• Maksimizējiet vara slāņa biezumu (≥1 oz/ft²) un laukumu kritiskajiem analogajiem vadiem, lai samazinātu pretestību.
• Turiet plakņu formas vienkāršas un nepārtrauktas. Izvairieties no šaurām vietām vai zariem, kas palielina vietējo impedansi.
• Vadu īsus, platus trases no avota (regulatora) līdz slodzei, neizbraucot cauri augsta trokšņa zonām.
• Izmantojiet LC Pi-tīkla filtrus ļoti zema trokšņa ADC vadiem vai sensoru eksitācijai.

5. Ferīta lodītes, LC filtri un izolācija

• Pievienojiet ferīta lodītes analogā vada ieejās, lai bloķētu digitālo komutācijas troksni (piemēram, MCU kodola troksni, taktēšanas shēmas).
• Izmantojiet LC Pi-tīkla filtrus ļoti zema trokšņa ADC vadiem vai sensoru eksitācijai.

Piemērs: ADC trokšņa novēršana jaukta signāla platē

Industriāls IoT sensora modulis parādīja nejaušus signāla izrāvienus analogajos mērījumos, kad bezvadu tranzistora modulis uzsāka augstas ātrdarbības datu pārraidi. PDN analīze atklāja, ka augsti slēgšanas strāvas iedarbojas caur kopīgu 3,3 V barošanas līniju, ietekmējot ADC atskaites spriegumu. Pēc ferīta aprocītes, papildu vietējās novadīšanas un analogā VREF atdalīšanas no digitālā VCC pievienošanas, ADC SNR uzlabojās par 22 dB, un trokšņa izrāvieni pilnībā izzuda.

9. Ražošanai piemērotas konstrukcijas princips un sadarbība ar ražotājiem

Cik sarežģīta būtu jūsu jaukta signāla PCB konstrukcija vai cik rūpīgas būtu jūsu signāla integritāte simulācijas, jūsu plates panākumi galu galā ir atkarīgi no tā, cik labi to var izgatavot, testēt un montēt jūsu izvēlētais ražotājs. Izstrāde ražošanai (DFM) —un māksla sadarboties ar PCB izgatavotājiem—nodrošina, ka visas jūsu SI ambīcijas bez problēmām pārtop reālā, uzticamā aparatūrā.

Kāpēc DFM ir kritiski svarīgs jauktā signāla PCB un SI panākumiem

Mūsdienu jauktās signālvesmas PCB bieži izmanto precīzus komponentus ar mazu soli, HDI slāņu sakārtojumus, precīzu pretestības vadību, blīvas caurumu matricas un sarežģītas enerģijas/zemes shēmas. Ja jūsu dizains nespēs nodrošināt augstas kvalitātes ražošanu lielā apjomā vai bieži prasa pārstrādi dēļ neiespējamības to izgatavot, tad visa jūsu darba pie signāla integritātes būs veltīga.

Galvenie DFM apsvērumi jauktām signālām un augstas ātrdarbības shēmām

1. Slāņu sakārtojums un materiālu pieejamība

• Pārbaudiet paredzēto PCB slāņu sakārtojumu ar savu piegādātāju pirms izkārtojuma fiksēšanas—vaicājiet par sasniedzamajiem slāņu skaitiem, minimālo dielektrisko biezumu un vara slāņa masu.
• Izmantojiet materiālus, kurus ražotājs regulāri uzkrāj (FR-4, Rogers, zemas zudējumu līmes), kas atbilst jūsu SI mērķiem kontrolētai pretestībai, zemai krustsignālu ietekmei un augstai izolācijai.
• Apstipriniet slāņu simetriju (lai minimizētu izkropļojumus), jo īpaši augstas ātrdarbības un HDI platēm.

2. Caurumu veidi, aspekta attiecība un urbumu ierobežojumi

• Kopīgojiet sava projekta caurumu prasības (caurumos, mikrovia, akli/iedziļināti) un pārliecinieties, ka jūsu dizains atbilst izgatavošanas iespējām.
• Ievērojiet aspektu attiecību ≤10:1 caurumos vai izmantojiet pakāpeniskus/sakrautos mikrovia HDI gadījumā.
• Ierobežojiet „speciālo apstrādi” (piemēram, aizmugurējo urbumu īsās atliktnes), ja vien tā nav absolūti nepieciešama SI dēļ—jo tā palielina izmaksas un var samazināt iznākumu.

3. Impedances regulēšana—no simulācijas līdz realitātei

• Norādiet mērķa impedansi visām pārraides līnijām (50 Ω, 100 Ω dif., utt.) un atsaucieties uz savas slāņu struktūras ģeometriju ražošanas piezīmēs.
• Pieprasiet testa kuponu vai procesa laikā veiktu impedances pārbaudi, lai verificētu, ka kritiskās elektriskās ķēdes atbilst specifikācijām.
• Apstipriniet ražotāja spējas precīzai ēdamvadi, pārklājumam un dielektrisko parametru kontrolei.

4. Vara biezums, gredzenveida cilindrs un vada platums/attālums

• Iestatiet vada platumu/attālumu un vara biezumu saskaņā ar IPC norādījumiem un ražotāja ierobežojumiem.
  • Jutīgiem analogajiem un strāvas signāliem apsvērt lietošanu ≥1 oz/ft² vara izturīgai PI un zemam sprieguma kritumam.
• Nodrošiniet gredzenveida apmale ap caurulītēm (plakšķēšanas uzticamībai), kas atbilst ražotāja minimālajām prasībām.
• Pārbaudiet minimālos lodēšanas maskas atstatumus — īpaši blīvās jauktās signālu un BGA zonās.

5. Testēšana un mērījumu piekļuve

• Iekļaut testa punktus gan analogajos, gan digitālos mezglos; sadarboties ar montāžas uzņēmumu, lai pārliecinātos, ka fiksatori var sasniegt visas būtiskās elektriskās ķēdes, neievērojot augstas sastāvdaļas, konektorus vai ekrāna kārbas.
• Projektēt iekšējās ķēdes un funkcionālo testēšanu — šīs iespējas bieži palīdz noteikt SI vai montāžas kļūdas.

Efektīva sadarbība ar PCB izgatavotājiem

• Dalieties agrīnā stadijā un bieži: Sniedziet slāņu izkārtojumu, impedances mērķus, galvenos izvietojumus un blīvuma kartes savam izgatavotājam, cik drīz vien iespējams.
• Pieprasiet DFM pārskatu: Ielūdziet atsauksmes par jebkādiem „sarkanajiem karogiem” (piemēram, neiespējami izveidot struktūras, ierobežotas vara attāluma prasības, termlaides pārvaldības problēmas).
• Jautājiet par pievienoto vērtību procesiem: Daži izgatavotāji piedāvā iekšēju SI simulāciju, automātisku netlist verifikāciju vai uzlabotus testēšanas/pārbaudes pakalpojumus (piemēram, rentgena pārbaudes HDI).
• Kopīgi izskatiet prototipa atsauksmes: Kopīgi pārbaudiet pirmos izstrādājumus attiecībā uz lodēšanas defektiem, negaidītu kapacitāti/induktivitāti vai SI/EMI karstajām vietām — un, ja nepieciešams, veiciet iterācijas pirms mērogošanas.

DFM un ražotāja sadarbības pārbaudes saraksts

Reāla piemēra: Defektu samazināšana ražošanā ar DFM

Bezvadu IoT centrs ar 10 slāņu jaukto signālu PCB neizturēja diferenciālo USB līniju pretestības testēšanu pirmajā ražošanas sērijā. Galvenais iemesls: apstiprinājuma bez atļautām aizvietošanām specifiskajam zemā Dk starpslānim izraisīja svārstības trases pretestībā no 100 Ω līdz 115 Ω, kas neatbilda standartiem. Tieša sadarbība ar izgatavotāju, visu materiālu validēšana un slāņu struktūras dokumentu pievienošana Gerber failos ļāva nākamajā partijā izturēt gan SI, gan EMI/EMC testus — panākot 100 % ražošanas iznākumu.

10. Jaukto signālu PCB testēšana uzticamībai

Rūpīgs testēšanas process ir pēdējais drošinātājs jaukta signāla PCB kvalitāte Un signāla integritāte . Pat rūpīgi izstrādātiem dēļiem var būt ražošanas defekti, SI problēmas vai negaidītas reālās pasaules vājības. Ieviešot visaptverošas validācijas stratēģijas, kas risina gan analogos, gan digitālos apakšsistēmu aspektus, jūs aizsargājat sava produkta funkcionalitāti, atbilstību un ilgtermiņa uzticamību.

Kāpēc visaptveroša testēšana ir kritiski svarīga

Jauktu signālu PCB vienreizēji apvieno analogās jutīguma un augstas ātrums digitālo pārslēgšanu — radot testa vidi, kurā pat neliels traucējums vai parazītie efekti var izraisīt sistēmas līmeņa kļūdas. Neievērotas problēmas, piemēram, zemes lēcieni, barošanas avota pārejas parādības vai taktiskā svārstība, var sabojāt mēnešus ilgu dizaina darbu un kropļot darbību lauka apstākļos.

Galvenie jauktu signālu PCB testu veidi

1. Funkcionalitātes tests

• Mērķis: Pārbauda, vai gan analogā, gan digitālā elektronika atbilst projektēšanas specifikācijām.
• Metodes:  
  • Ievadiet zināmus analogos signālus un pārbaudiet ADC/DAC pārveides funkcijas attiecībā uz lineāritāti, SNR un THD.
  • Izmantojiet loģikas analizatorus un protokolu testētājus, lai pārbaudītu digitālos autobusus (SPI, I2C, CAN, USB, HDMI) attiecībā uz pareizu taktēšanu, pārraidi bez kļūdām un protokolu atbilstību.
  • Izmantojiet atgriezeniskās iekļaušanas modeļus un pašpārbaudes programmatūras rutīnas dēļa līmeņa inicializācijai.

2. Vides stresa tests

• Mērķis: Atklāj latento defektu vai signāla integritātes (SI) traucējumus augstākajās temperatūrās, mitrumā un vibrācijās.
• Metodes:  
  • Temperatūras cikliskā maiņa (piemēram, no –40 °C līdz +85 °C), ieslēgtā un izslēgtā stāvoklī.
  • Mitruma piesātinājuma testi, īpaši svarīgi analogajiem priekšgalam vai augstas ātrdarbības I/O, kas pakļauti vides ietekmēm.
  • Vibrāciju un triecienu simulācija — signālu zudumu, zemes lēcienus vai savienotāju saistītas SI problēmas novērošana.

3. EMI/EMC atbilstības tests

• Mērķis: Nodrošina, ka plates emisijas un uzticība ir iekš regulatīvajiem ierobežojumiem (FCC, CISPR, automašīnu, medicīnas utt.).
• Metodes:  
  • Starojuma emisijas: skenējiet plati anehoidā kamerā, lai izmērītu EMI no trokšņainiem pulksteņiem, ātrām datu līnijām un enerģijas apgabaliem.
  • Vadītās emisijas: Novērtēt, vai troksnis tiek ievadīts plātes barošanas līnijās.
  • Imunitātes testēšana: Iedarbināt plati ar RF enerģiju vai ESD impulsu un apstiprināt stabilu analogo/digitālo darbību.

Parasta aprīkojuma sajaukto signālu PCB testēšanai

Labākās prakses testēšanas darbplūsma

• Plānojiet testa punktus izkārtojumā: Iekļaujiet gan analogos, gan digitālos pieejas punktus—nodrošinot tīras zonas osciloskopa, loģikas probas vai RF mērījumiem.
• Veiciet SI/PI simulācijas pirms ražošanas: Pārbaudiet kritiskos tīklus virtuālajā prototipā pirms pārejas uz aparatūru.
• Prototipēšana, kļūdu novēršana un dokumentēšana: Analizējiet agrīnos izveidojumus atšķirībām SI (acu aizvēršanās, džiters, troksnis) un reģistrējiet galvenos iemeslus/korekcijas pasākumus.
• Veiciet rūpīgu atbilstības testēšanu: Pat nepatstāvīgi produkti gūst labumu no EMI/EMC testēšanas, kas bieži atklāj negaidītas SI problēmas, ko izraisa izkārtojuma, zemēšanas vai ekraniņa trūkumi.
• Uzraudzīt sākotnējā izvietošanā: Reālās vides atsauksmes ir neaizstājamas nepārtrauktai SI validācijai, īpaši tad, ja lietojumprogrammas ietver mainīgas vides.