Com pot millorar la integritat del senyal un disseny òptim de PCB multilayer?

1. Introducció: La importància d’una integritat de senyal optimitzada en el disseny de PCB multilayer de senyal mixta

En l'actual paisatge electrònic en ràpida evolució, la demanda de dispositius compactes i d'alt rendiment ha dut a la integració de circuits analògics i digitals en un sol pCB de senyal mixta . Aquestes plaques donen energia a tot, des de controladors industrials intel·ligents fins a sistemes d’infotàmic automotriu; i al centre del seu funcionament hi ha un aspecte fonamental: la integritat del senyal .

La integritat del senyal (SI) fa referència a la qualitat i fiabilitat dels senyals elèctrics mentre es desplacen per una placa de circuit imprès. Quan un senyal manté la seva forma, voltatge i temporització previstos al llarg del seu recorregut, el sistema funciona segons el previst. Tanmateix, amb seccions digitals de pCB digitals de gran velocitat i circuits analògics sensibles en el pCB analògic dominis que coexisteixen en una disposició de senyal mixta, les amenaces a la qualitat del senyal es multipliquen. Les transicions d'alta freqüència, el soroll de commutació i els efectes paràsits poden degradar els senyals, provocant crosstalk , ground bounce , i pèrdua de fidelitat de dades. Les conseqüències? Comportament imprevisible del circuit, interferències electromagnètiques ( EMI eMI

Per què és tan important la integritat del senyal en PCB de senyal mixta?

Els circuits de senyal mixta enfronten reptes únics d'integritat de senyal perquè els circuits digitals generen taxes de pendent ràpides, oscil·lacions de tensió i corrents en ràfega que poden contaminar fàcilment els camins analògics. Un pic erroni en una referència de pla de massa o un rellotge corrupte poden significar lectures analògiques imprecises, fallada en la Integració d'ADC , o transferències de dades corruptes, tot especialment greu en aplicacions crítiques de seguretat o d'alta resolució.

Taula de dades ràpids: Per què és important la SI en PCBs mixtes

Què cobreix aquesta guia

En aquesta guia detallada, aprendràs:

• Els fonaments de pCB de senyal mixta enginyeria
• Millors pràctiques pràctiques per a la gestió de SI (amb paraules clau com impedància controlada , encaminament de parell diferencial , i estratègies de connectivitat a terra )
• Un procés en 12 passos per maximitzar el rendiment i la fabricabilitat
• Cobertura avançada de vies, configuracions de capes, condensadors de desacoblament i més
• Consells per solucionar problemes i exemples de casos
• Les darreres eines per a la Simulació de SI i Anàlisi PDN

2. Què és el disseny de PCB de senyal mixta?

A pCB de senyal mixta és una placa de circuit imprès que integra tant components analògics com digitals en un sol suport. Aquesta convergència permet que els dispositius moderns connectin el món físic —analògic— amb el domini digital, fent possible des de productes IoT rics en sensors fins a unitats de control electròniques automotrius avançades.

Definició dels dominis de PCB de senyal mixta, analògica i digital

• PCB analògiques gestionen senyals contínues —com ara àudio, temperatura o nivells de voltatge—. Aquestes senyals són molt sensibles al soroll, a la interferència entre senyals (crosstalk) i a petites fluctuacions de voltatge.
• PCB digitals processen senyals lògics discrets (0s i 1s). Tot i que poden semblar robustos, els circuits digitals —especialment els de gran velocitat— són fonts importants de soroll electromagnètic, oscil·lacions a massa (ground bounce) i sortides de commutació simultànies (SSO).
• El disseny de PCB de senyal mixta fa referència a distribucions on aquests dos mons han de conviure, requerint una atenció minuciosa a la integritat del senyal , problemes de massa i integritat del subministrament.

Aplicacions típiques de PCBs mixtes

Els PCBs mixtes són l'estructura bàsica de molts sistemes crítics, inclosos:

• Automatització Industrial: Control en temps real amb interfícies de sensors d'alta precisió.
• Sistemes Automotius: Infotàinment, gestió de bateries, ADAS i controls del motor.
• Electrònica de Consum: Telèfons intel·ligents, dispositius portables, aparells d'àudio i càmeres.
• Dispositius Mèdics: Monitors de pacients, sistemes d'imaging i equip de diagnòstic.
• Comunicacions: Routers, transceptors, SDR i equips de xarxa d'alta velocitat.

Taula: Exemples d'usos de PCBs mixtes

Per què és complicat el disseny de PCB de senyal mixta?

El repte principal és gestionar la integritat del senyal , perquè:

• Els circuits digitals generen canvis ràpids de tensió (alta dV/dt, alta di/dt) que induir soroll en masses compartides i xarxes d'alimentació.
• Els circuits analògics són vulnerables al soroll de baix nivell, fins i tot a nivells de microvolts, que pot provocar SNR degradació de la relació senyal-soroll (SNR) THD distorsió harmònica total (THD) en els ADC.
• Els rellotges (com els que alimenten Integració d'ADC ) i les línies de dades creuen múltiples dominis, donant lloc a crosstalk , discontinuïtats en el camí de retorn , i errors de temporització.
• Mal implementat estratègies de connectivitat a terra i Estructura de capes del PCB pot amplificar aquests riscos, especialment en plafons multicanal densos.

Comprensió dels blocs fonamentals de senyals mixtes

Un PCB de senyals mixtes exitós aconsegueix:

• Aïllament: Mantenir les senyals analògiques lliures del soroll digital mitjançant la disposició, divisió de massa o anells de protecció.
• Conversió fiable: Assegurar que els seus ADC (per exemple, de 12 o 16 bits) i DAC proporcionin dades precises amb baixa inestabilitat utilitzant una distribució neta de senyal de rellotge i xarxes de desacoblament optimitzades.
• Impedància controlada: Aplicació de línies d'extrem simple de 50 Ω o diferencials de 100 Ω per a traços d'alta velocitat de dades mitjançant estructures de microbanda, banda estreta o guia d'ones coplanar.
• Xarxa de distribució d'alimentació eficaç (PDN): Supressió dels ripples i manteniment de tensions estables amb condensadors de desacoblament adequats i un bon disseny del pla d'alimentació.
• Blindatge i gestió d'EMI: Utilització de vies de cosit, cobre omplert o gàbies de Faraday en zones sensibles clau.

3. Principals reptes d'integritat de senyal en PCBs mixtes millores

Dissenyar un pCB de senyal mixta és un acte d'equilibri delicat: requereix la coordinació cuidadosa de la sensibilitat analògica i l'activitat contínua de la lògica digital en un substrat compartit. A mesura que els ritmes de dades augmenten i la densitat de les plateries s'incrementa, assegurar una integritat de senyal robusta la integritat del senyal (SI) no només esdevé un repte, sinó essencial. A continuació, analitzem els principals obstacles d'integritat de senyal que tot dissenyador de PCB mixtes ha d'abordar per oferir productes fiables i d'alt rendiment.

1. Crosstalk i acoblament de soroll

Sempre que les pistes analògiques i digitals discorren properes, especialment en trams paral·lels llargs, els senyals digitals de canvi ràpid inducten soroll en línies analògiques sensibles mitjançant capacitància i inductància mútues, un fenomen conegut com a crosstalk . En dissenys d’alta velocitat, això pot provocar errors significatius en mesuraments analògics o corrompre dades. Un mal encaminament de parell diferencial i impedàncies no coincidents agreugen aquest problema.

2. Oscil·lació de massa i bucles de terra

Ground bounce sorgeix quan les sortides digitals d’alta velocitat commuten simultàniament, provocant canvis sobtats en la tensió de massa. Aquests canvis (sortides de commutació simultània, o SSO) són especialment problemàtics quan les seccions analògica i digital comparteixen totalment o parcialment un pla de massa. Això provoca no només errors temporals en el sistema digital, sinó que també altera les tensions de referència dels convertidors analògic-digits, amplificadors operacionals i sensors sensibles.

Bucles de terra es produeixen quan existeixen múltiples camins de retorn a terra, formant "antenes" no desitjades que poden introduir brunzits, oscil·lacions o captació d'EMI ambiental. Això fa que estratègies de connectivitat a terra —com una disposició cuidadosa i una connexió a terra en un sol punt—siguin essencials per a les plaques de senyal mixta.

3. Soroll a la xarxa de distribució d'alimentació (PDN)

Les fluctuacions als rails d'alimentació, causades per càrregues de commutació ràpida (IC digitals, controladors de rellotge), poden generar ones i ràfegues de soroll que es couplen directament a les línies d'alimentació analògiques o a les entrades de referència analògica. Si els condensadors de desacoblament són insuficients, estan mal col·locats o tenen característiques ESR inadequades, la qualitat de l'alimentació empitjora. Una xarxa PDN inestable PDN no només compromet la integritat del senyal (SI), sinó que també posa en perill la resolució del convertidor ADC (causant jitters, pèrdues de SNR i fins i tot errors funcionals).

4. Discontinuïtats d'impedància i interrupcions del camí de retorn

Els senyals digitals d'alta velocitat es comporten com a línies de transmissió d'impedància controlada (típicament microbanda o banda estreta), i qualsevol discontinuïtat —com una via, un connector o un pla d'alimentació/massa mal dissenyat— provocarà reflexions del senyal, ones estacionàries i desadaptació d'impedància . De la mateixa manera, els camins de retorn tant per als senyals analògics com digitals han de ser curts, directes i sense divisions ni rams morts, ja que en cas contrari reflexions i perda de senyal ocurrir.

Taula: Interferències habituals i els seus efectes

5. Desafiaments d'EMI/EMC

Minimitzada i la compatibilitat electromagnètica (EMC) són reptes generals, especialment en dissenys de senyals mixtes. Els circuits digitals ràpids actuen com a "emissors" d'EMI, mentre que els sensors analògics, les entrades RF i els ADC són "victimes" vulnerables. Una inadecuada escut , una mala disposició dels plans i la manca de perforacions de soldadura poden convertir una placa en una antena emissora, fent córrer el risc de no superar la certificació reguladora.

6. Problemes de temporització de senyals i distribució del rellotge

Erràtica de senyal de rellotge o excessiva jitter del rellotge pot provocar desalineaments temporals (skew) entre dominis, causant latències imprevisibles, metastabilitat i errors en el mostreig de dades, especialment durant el creuament de dominis de rellotge . Els ADC i DAC són especialment vulnerables al soroll i al jitter del rellotge, que redueixen l'amplada de banda efectiva i la precisió.

7. Simulació inadequada i anàlisi prèvia al disseny

La complexitat dels PCB moderns fa que sigui perillós actuar a l'atzar sense eines específiques Simulació de SI i anàlisi d'integritat d'alimentació (PI) les eines de simulació (com ara HyperLynx, Ansys SIwave, Keysight ADS) permeten a un dissenyador preveure i corregir problemes subtils — com desajustos de longitud, discontinuïtats en el camí de retorn, capacitància paràsitica i punts calents tèrmics — molt abans de la producció.

4. Millors pràctiques i consideracions clau

Dissenyar un pCB de senyal mixta amb excel·lent la integritat del senyal requereix un enfocament matísat i holístic. Tota decisió —des de l'ordre d'empilament fins a la distribució d'alimentació— pot influir en el rendiment final de la placa en condicions reals d'ús. En aquesta secció descobriràs millors pràctiques essencials i accionables que aborden tant els fonaments del disseny com tècniques avançades per a la integració analògica/digital.

1. Planifica aviat la segregació de la placa

Una separació funcional clara és vital. Assigna àrees dedicades per a pCB analògic i pCB digitals circuits durant la captura esquemàtica i el disseny de disposició. La distància física redueix considerablement el diafragmatge de soroll, el rebombori a terra i la interferència entre dominis. Una regla general: mai feu passar senyals de rellotge digitals o dades d'alta velocitat per sota o a prop de components analògics sensibles.

Accions clau:

• Col·loqueu el CAD, els sensors i els amplificadors analògics tan lluny com sigui possible dels oscil·ladors, FPGAs, reguladors commutats i fonts de cristall d'alta freqüència.
• Orienteu grans busos de dades digitals de manera que siguin perpendiculars als camins crítics de senyal analògic per limitar el cuplatge capacitatiu.

2. Optimitzeu l'estructura de capes del PCB

Estructura de capes del PCB afecta tot des de la immunitat a les EMI fins al control d'impedància. Adopteu una estructura de capes que col·loqui les capes de senyals d'alta velocitat entre planes sòlides i contínues de massa (i, quan calgui, d'alimentació). Això no només crea línies de transmissió amb impedància controlada, sinó que també permet rutes de retorn curtes i directes de corrents transitoris ràpids. per a corrents transitoris ràpids.

3. Estratègies principals de connectivitat a terra

La connectivitat a terra és la clau de la integritat del senyal en sistemes mixtos. Generalment, hi ha dues escueles de pensament:

• Massa de punt únic (estrella): Un node dedicat enllaça les masses analògiques i digitals d'una manera controlada, especialment eficaç per a dissenys de baixa i mitjana freqüència.
• Pla de massa continu: Per a dissenys de major velocitat/freqüència, un pla sòlid i contigu de coure amb una segmentació cuidadosa (si es necessita) ofereix els camins de retorn més curts i la menor generació d'EMI.

Millors tècniques de massa per a placa mixta:

• Eviteu bucles de massa assegurant un únic camí de retorn per a cada funció del circuit.
• No dividiu capriciosament els plans de massa. Només dividiu si és absolutament necessari, i sempre uneixeu-los en un únic punt de baixa impedància sota el convertidor ADC o principal.
• Utilitzeu anells de protecció o omplerts de coure al voltant de línies analògiques d'alta impedància i circuits analògics crítics per protegir-los encara més.

4. Control de l'impedància i ús d'encaminament per parells diferencials

Les pistes digitals d'alta velocitat s'han d'encaminar com a impedància controlada línies, adaptades als requisits de la interfície (50 Ω senzill, 100 Ω diferencial típic). Això minimitza les reflexions del senyal i les ones estacionàries. Per a la senyalització diferencial (Ethernet, LVDS, USB, HDMI), l'espaiat de les pistes i la coincidència de longitud són essencials.

5. Assegurar una distribució d'alimentació robusta i desacoblament

El teu xarxa de distribució d'alimentació (PDN) mereix una atenció seriosa en l'enginyeria.

• Utilitzeu reguladors separats o dominis filtrats per a rails analògics i digitals. Reguladors lineals de baix soroll (LDO) per a aplicacions analògiques, reguladors commutats (SMPS) per a càrregues digitals, filtrats segons sigui necessari.
• Col·loqueu estratègicament condensadors de desacoblament (incloent múltiples valors per a filtratge d'alta/baixa freqüència) el més proper possible als pins d'alimentació del circuit integrat. Trieu condensadors amb baixa ESR i feu servir una combinació de ceràmics MLCC (0,01 μF, 0,1 μF, 1 μF, etc.).
• Utilitzeu grans de ferrita o petits inductors d'aïllament entre els plans/rails analògics i digitals.

Taula d'exemple de desacoblament

6. Donar prioritat a la gestió d'EMI/EMC

Adoptar un enfocament multicapa:

• Utilitzar capses de protecció electromagnètica i carcasses metàl·liques per a les seccions analògiques i RF d'alt risc.
• Unión amb vies (vies de massa espaiades regularment) al voltant de seccions analògiques i al llarg dels extrems de la placa per bloquejar els corrents de retorn, reduint la 'fuita' d'EMI.
• Enrutament cuidatós del rellotge : Les línies de rellotge han de ser curtes, enrutades lluny de zones analògiques i protegides per traces o plans de massa adjacents. Eviteu enrotllar rellotges a través de regions de massa ranurades o dividides per prevenir radiació.

7. Validació amb eines de simulació i comprovacions DFM

No endevineu—simuleu! Utilitzeu Simulació de SI i Analitzador PDN eines (com HyperLynx, Ansys SIwave, Cadence Sigrity, o eines integrades a Altium/OrCAD) per avaluar:

• Diagrama d'ull del senyal
• Prediccions de diafonia
• Integritat del camí de retorn
• Ripple d'alimentació i massa
• Punts calents tèrmics/gestió

5. 12 passos per a un disseny òptim de PCB de senyal mixta eficient

Assolir el domini la integritat del senyal amb un procés pràctic pas a pas és essencial en el disseny de PCB de senyal mixta que funcionin de manera fiable sota restriccions del món real. A continuació, es presenten 12 passos provats, cadascun dels quals reflecteix les millors pràctiques del sector, errors habituals i coneixements d'enginyeria aplicables.

Pas 1: Segregueu primer les seccions analògiques i digitals

1.1 Identifiqueu els dominis analògic i digital

• Reviseu el vostre esquema per classificar components com a analògics, digitals o mixtes (com ara ADCs, DACs, CODECs).
• Anotar la funció de cada circuit: baix soroll analògic, lògica digital, temporització d'alta velocitat, etc.

1.2 Col·locació estratègica

• Físicament aïllar les àrees analògiques i digitals en el disseny del PCB.
• Dirigir les senyals analògiques lluny dels buses digitals i evitar dirigir traços digitals sota els ICs analògics.
• Utilitzeu marques de serigrafia o coure per indicar límits, cosa que ajuda al muntatge i a la resolució de problemes.

Pas 2: Seleccioneu components amb interfícies adequades

Quan s'integren diferents subsistemes, triar el protocol d'interfície adequat millora tant rendiment i la integritat del senyal .

Interfícies comunes i usos recomanats

Pas 3: Millorar la funcionalitat de l'ADC per a una mesura precisa

3.1 Seleccioneu l'ADC adequat per a la tasca

• Consideres especificacions clau de l'ADC : Resolució (12, 16, 24 bits), SNR, THD, taxa màxima de mostreig, impedància d'entrada, estabilitat de voltatge de referència.
• Escollir una arquitectura adequada a l'aplicació: SAR, Sigma-Delta o Pipeline ADCs.

3.2 Proporcionar rellotges estables i aïllar fonts de soroll

• Utilitza oscil·ladors de baixes vibracions. El jitter de rellotge degrada el nombre efectiu de bits (ENOB) en ADCs d'alta velocitat.
• Aïlla físicament les traces del rellotge dels busos digitals sorollosos.
• Desacopleu l'alimentació de l'ADC amb condensadors de baixa ESR.

3.3 Mantingueu les tensions de referència netes

• Col·loqueu condensadors de referència (10–100 uF, més ceràmics de 0,1 uF) a prop del pin Vref de l'ADC.
• Els anells de protecció al voltant de les línies de referència redueixen encara més el acoblament de soroll.

Pas 4: Disseny d'un apilament de PCB eficient

Un apilament cuidadosament dissenyat Estructura de capes del PCB forma l'eina bàsica per assolir l'èxit en circuits mixtos.

• Col·loqueu capes de senyals d'alta velocitat adjacents a planes de referència sòlides.
• Eviteu dividir les planes de massa o alimentació sota senyals encaminats.
• Manteniu la simetria en l'apilament per minimitzar la curvatura/torsió i millorar la supressió de diafonia.

Pas 5: Implementar estratègies eficaces de connectivitat a terra

• Connexió en un sol punt entre els terres analògic i digital (típicament al convertidor ADC).
• Utilitzeu cobertes/arcs amples de coure sòlid per als camins de massa—minimitzeu la resistència i la inductància.
• Empra traces de protecció i cobertes de coure al voltant de senyals analògiques sensibles.

Pas 6: Optimitzeu la distribució d'alimentació i el desacoblament

6.1 Utilitzeu fonts d'alimentació dedicades

• Separeu els rails analògics i digitals. Utilitzeu reguladors LDO per a l'analògic, filtres commutats/de ferrita per al digital.
• Alimenteu els ADC i altres components d'alta precisió amb el rail més net possible.

6.2 Condensadors de desacoblament per al filtrat de soroll

• Col·loqueu una combinació de condensadors ceràmics multicapa (MLCC) d'alta freqüència (0,01–0,1 µF) i de gran capacitat (1–10 µF) a cada circuit integrat.
• Minimitzeu l'àrea del bucle mantenint els traços des del condensador fins al pin el més curts possible.

Pas 7: Enrutament eficient de traços analògics i digitals

• Mai no feu coincidir traços analògics i digitals —mantenir encaminament en capes i segregat.
• Eviteu passar traces d'alta velocitat per sobre de divisions del corrent de retorn o buits en la massa.
• Igualar les longituds de traç per a parells diferencials/d'alta velocitat; utilitzeu calculadores d'impedància per obtenir amplades precises.

Pas 8: Implementar estratègies de gestió tèrmica

• Identifiqueu els components generadors de calor (reguladors, controladors d’alt corrent, processadors).
• Ús vies tèrmiques i planes de coure dedicades (pastes tèrmiques) per transferir la calor a capes interiors o a la cara oposada.
• Considereu l’ús d’aire forçat, dissipadors o fins i tot coure emmès si la densitat de potència és elevada.

Pas 9: Sincronitzar la distribució del rellotge per millorar dissenys de senyal mixta

• Distribuïu els rellotges amb buffers de baixa distorsió.
• Dirigeix les pistes del rellotge mitjançant traços curts i directes, protegits per plans de massa.
• Evita les pistes del rellotge sobre plans de massa dividits: mantén plans de referència continus.

Pas 10: Implementa protecció per a la gestió del soroll

• Ús Cages de Faraday , coberts metàl·lics, o caixes de coure sòlid per a seccions analògiques/RF especialment sensibles al soroll.
• Col·loca vies de massa densament al voltant de les àrees protegides i al llarg dels vores del circuit.

Pas 11: Simula el disseny de PCB multicapa de senyal mixta

• Utilitza eines de simulació SI/PI (HyperLynx, Ansys SIwave, Keysight ADS, Altium Designer SI) per analitzar:
  • Continuïtat d'impedància
  • Diagrames d'ull i jiter
  • Riple de potència
  • Camí de retorn i vulnerabilitats de diafonia

Pas 12: Preparació i descàrrega dels fitxers de producció

• Reviseu i definitiveu els dibuixos d'apilament, les especificacions clau dels materials (p. ex., grossor del cuivre , constants dielèctriques, tipus de vies).
• Assegurar control d'impedància i les indicacions de punts de prova són clares als fitxers Gerber.
• Afegiu referències annotades per al blindatge, la soldadura de vies i les vies tèrmiques.
• Incloure una llista de connexions completa i accés a proves funcionals per a ambdós dominis.

6. Comprendre les vies i el seu efecte en la integritat del senyal

Vies —les petites connexions verticals que enllacen capes en un pCB de senyal mixta —sovint són ignorats com a causa de l'infructuós la integritat del senyal . Tanmateix, a mesura que les freqüències superen les centenars de MHz o fins i tot arriben a la gamma del GHz, l'estructura de les vies té un efecte cada cop més notable en aspectes que van des de la impedància de línia de transmissió fins a la diafonia i el rebuig de massa. Per a un rendiment robust en entorns d'alta velocitat o analògics, comprendre i optimitzar les característiques de les vies és essencial.

Tipus de vies i els seus rols en placa mixta de senyal

Les vies venen en diferents formats, cadascun amb impactes específics en la qualitat de la senyal:

Impacte de la inductància i la capacitat de la via

En un pCB d'alta velocitat , inductància de via i capacitat es coneixen col·lectivament com a elements paràsits —efectes secundaris no desitjats que distorsionen senyals d'aresta ràpids. Aquests efectes són especialment problemàtics en impedància controlada (per exemple, 50 Ω senzill, 100 Ω diferencial) entorns.

Efectes clau:

• Inductància paràsita causa:
  • Arestes més lentes, atenuació de freqüència elevada
  • Reflexions, sobreesforç del senyal i oscil·lacions
• Capacitància paràsita causa:
  • Dips locals d'impedància, distorsió en vores ràpides
  • Crosstalk augmentat entre vies o cap a plans adjacents

Exemple: línia de dades de 10 Gbps

Una via amb un rescap (extrem no connectat dins la PCB) de 1 mm pot introduir una ressonància a diversos GHz, distorsionant severament un senyal sèrie de 10 Gbps. Eliminar o escurçar aquest rescap (mitjançant perforació posterior o l'ús de microvies cegues) retorna l'amplitud del senyal, l'amplada de l'ull i el jíter temporal dins les especificacions.

Estratègies per a l'optimització de vies i la integritat del senyal

Optimitzar l'ús de vies és una de les decisions més rellevants en PCBs d'alta velocitat i mixtes. A continuació es presenten les principals bones pràctiques:

• Minimitzar el nombre de vies al llarg de tots els traços crítics d'alta velocitat o analògics sensibles.
• Utilitzeu microvia o via curtes cegues en lloc de via de forat passant llargues en rutes de GHz+.
• Eviteu els residuals de via :

• • Sempre que sigui possible, utilitzeu el perforat posterior per eliminar l'excés de camisa de via per sota de la capa activa.
  • O limiti les transicions de via a «capa-a-capa» sense cua orfe.

• Optimitzeu la col·locació de les vies :

• • Manteniu la simetria en parells diferencials.
  • Mantingueu les vies d'alta velocitat properes a les vies de referència de massa (vies de cositura) per minimitzar l'àrea del bucle i donar suport als camins de retorn.

• Proximitat als plans de massa : Per a senyals digitals i mixtes, col·loqueu sempre una via de massa prop de cada via de senyal, reduint així el risc d'EMI irradiada.

Taula: Directrius d'optimització de vies

Consideracions de la relació d'aspecte per a fabricabilitat i SI

Relació d'aspecte (profunditat del forat de via respecte al diàmetre) afecta tant la fabricabilitat com la qualitat del senyal. Les relacions d'aspecte elevades fan que el recobriment sigui poc fiable (risc de buits o barres obertes) i augmenten l'impedància de la via, especialment en dissenys HDI.

• Relació d'aspecte recomanada: ≤10:1 per a forats passants estàndard; molt més baixa per a microvia
• Cas d'ús: Per a un PCB d'1,6 mm de gruix, un forat de via mínim de 0,16 mm (6,3 mil) permet un recobriment segur

Exemple de Cas SI: Microvia vs. Forat Passant en una Connexió Sèrie d'Alta Velocitat

Un dissenyador de telecomunicacions que integrava un backplane mixt de 12 capes va substituir les vies passants tradicionals en un parell SerDes de 6,25 Gbps per microvies cegues amb perforació inversa. La interferència en el diagrama d'ull es va reduir en un 31 %, la diafonia (a 5 GHz) es va reduir a la meitat, i el disseny va aprovar la prova d'EMI en la primera ronda, demostrant clarament l'impacte directe en la integritat del senyal d'una estratègia moderna de vies.

Resum de Bones Pràctiques

• Trieu els tipus i estructures de vies en funció de la integritat del senyal necessitats, fabricabilitat i configuració de capes del circuit imprès.
• Simuleu (mitjançant eines com Ansys SIwave, HyperLynx o les eines SI d'Altium) qualsevol risc de cuplatge, ressonància o reflexió en les vies, especialment en línies superiors a 500 Mbps o senyals analògics crítics.
• Equilibreu sempre les necessitats de SI amb els comentaris DFM del vostre fabricant de PCB per garantir construccions fiables.

7. Estratègies del Pla de Terra per a PCBs d'Alta Velocitat i Mixtes

Un disseny adequat pla de massa és el guardian silenciós de la integritat del senyal en cada sistema d'alt rendiment pCB de senyal mixta . A mesura que augmenten les velocitats digitals i la precisió analògica, el sistema de massa esdevé el camí de retorn crític per a tots els senyals, la protecció contra EMI i la referència de "zero volts" per a totes les mesures analògiques i digitals. Tanmateix, errors subtils en la disposició del pla de massa poden sabotejar silenciosament fins i tot els dissenys més avançats.

La funció dels plans de massa en PCBs mixtes

En tots dos pCB analògic i pCB digitals subsistemes, el pla de massa compleix tres funcions essencials:

• Camí de retorn del senyal: Assegura rutes de baixa impedància i directes entre la font i la càrrega tant per als senyals digitals d'alta velocitat com per als senyals analògics sensibles.
• Supressió d'EMI: Proporciona un escut continu que absorbeix i conté emissions radiades, limitant tant la diafonia interna com la recepció d'interferències externes.
• Estabilitat de referència: Manté una referència de tensió constant, crucial per a la integració d'ADC i mesures analògiques precises.

Millors pràctiques per a la implementació del pla de terra

1. Utilitzeu un pla de terra sòlid i continu

• Dediqueu una capa (o diverses capes) completament al terra sense interrupcions.
• Eviteu tallar, ranurar o segmentar aquest pla sota les pistes de senyal.
  • Realitat: Qualsevol ranura o trencament en el pla de terra sota una pista d'alta velocitat obliga els corrents de retorn a desviar-se, augmentant considerablement l'àrea del bucle, la interferència electromagnètica (EMI) i la susceptibilitat al soroll.
• Col·loqueu els circuits analògics d'alta velocitat i alta resolució directament sobre el seu terra de referència, acurçant els "bucles" de retorn i minimitzant la inductància paràsita.

2. Separeu amb disciplina els terres analògic i digital

• Per a moltes PCB de senyal mixta, és convenient lògicament (no sempre físicament) separar els terres analògic i digital, unint-los en un únic punt punt estrella —sovint directament a l'ADC o al DAC. Això evita que els retorns sorollosos del terra digital contaminin les referències analògiques.
• Utilitzeu separacions físiques només si és necessari ; mai feu una divisió sense motiu, i sempre proveïu un «pont» de baixa impedància als punts clau de conversió/interfície.
• Eviteu recorreguts paral·lels llargs de pistes analògiques i digitals del terra que puguin actuar com a antenes.

3. Uneixi els plànols de terra amb vies

• Ús unión amb vies al voltant de zones blindades, vores de la placa i adjacents a vies de senyals d'alta velocitat. Les vies de terra espaiades properes (≤2 mm) proporcionen un confinament eficaç dels EMC i tanquen millor el bucle de retorn del senyal.
• Per a parells diferencials o de alta velocitat que creuen plànols, assegureu-vos que hi hagi vies de terra al costat de les vies de senyal per guiar correctament el corrent de retorn.

4. Utilitzeu plans de massa multicapa per a aplicacions crítiques

• Els PCB multilayer (per exemple, 4, 6 o més capes) sempre haurien de tenir més d’un pla de massa per garantir un retorn de baixa impedància i un blindatge addicional. Considereu aproximacions tipus «sandvitx de massa» amb dos plans de massa que envolten una capa de senyal.
• Exemple d’estructura de capes:  
  • Capa 2: Massa sòlid per a senyals digitals
  • Capa 4: Massa analògic (connectat al punt estrella de l’ADC)
  • Capa 6: Massa de xassís o blindatge (per a aplicacions d’involucrat o RF)

Directrius pràctiques per als plans de massa — Taula

8. Integritat d'alimentació: Assegurant una xarxa d'alimentació neta

Dissenyar per a una integritat del subministrament (PI) no consisteix simplement a subministrar tensió als dispositius, sinó a assegurar que cada entrada analògica sensible, cada senyal digital d'alta velocitat i cada convertidor de precisió rebin sempre una alimentació estable i lliure de soroll en qualsevol condició de càrrega real. En el disseny de PCB de senyals mixtes, distribució d'energia les estratègies són igual de crítiques per a la integritat del senyal com a referència i control d'impedància.

Per què la integritat del subministrament d'energia és important en PCB de senyal mixta

Una xarxa de distribució d'energia power delivery network (PDN) pot minvar els millors dissenys analògics o digitals. Considereu:

• El rítmic del subministrament d'energia pot acoblar-se directament a Integració d'ADC , reduint la resolució efectiva i la relació senyal-soroll (SNR), i provocant jitters en interfícies amb rellotge.
• Les caigudes transitoris ("baixades de terra") causades per commutacions digitals ràpides creen ground bounce o crosstalk, que els circuits analògics poden amplificar o demodular.
• Insuficient desacoblament o condensadors electrolítics mal situats poden permetre que les rails de tensió oscil·lin o ressonin, corrompent potencialment els estats lògics i les lectures dels sensors.

Estratègies per a la distribució d’energia neta

1. Separar els dominis d’alimentació analògics i digitals

• Utilitzeu rails analògics i digitals diferents sempre que sigui possible. Alimenteu el domini analògic amb reguladors lineals de baix soroll (LDO), mentre que les fonts d’alimentació commutades d’alta eficiència (SMPS) poden servir als dominis digitals.
• Per a sensors crítics o ADC d’alta resolució, afegiu un filtre addicional a l’alimentació analògica (LC o bala de ferrita + condensador).
• Dividiu físicament els plans o àrees d’alimentació analògics i digitals per aïllar encara més les seccions sensibles.

2. Utilitzar anàlisi PDN i objectius d’impedància

• Definiu i simuleu la vostra xarxa de distribució d’alimentació (PDN) amb Analitzador PDN eines (HyperLynx, Keysight ADS, Ansys, etc.) per assegurar que tots els circuits integrats rebin una tensió estable en el seu pas de càrrega màxima.
• Establiu un objectiu d’impedància (Z_objectiu) per a cada rail. Per a la lògica moderna (rails de 1,2 V, 1,8 V, 3,3 V), aquest valor pot ser tan baix com 10–20 mΩ en camins d’alta corrent.

3. Col·locació de condensadors de desacoblament en capes

• Col·loqueu una combinació de MLCC (0,01 μF, 0,1 μF, 1 μF) tan a prop com sigui possible de cada patilla d'alimentació—idealment directament sota o adjacents mitjançant el camí més curt.
• Utilitzeu condensadors principals més grans (10 μF, 22 μF, tantalio o ceràmics) distribuïts a prop dels grups de CIs o a l'entrada d'alimentació.
• Per als CIs digitals d'alta velocitat (FPGA, MCU, DDR), utilitzeu un desacoblament local addicional per reduir el soroll de commutació simultània (SSO).

Exemple: Taula de condensadors de desacoblament per a PCB de senyal mixta

4. Minimitzar la impedància i ressonància del pla d'alimentació

• Maximitzar el gruix de coure d'alimentació (≥1 unça/peu²) i l'àrea per a rails analògics crítics per tenir una baixa resistència.
• Mantingueu les formes dels plans simples i sense interrupcions. Eviteu colls estrets o branques que augmentin la impedància local.
• Realitzeu traçats curts i amples des de la font (regulador) fins a la càrrega, sense creuar zones de molt soroll.
• Eviteu superposar traçats de senyals d'alta velocitat sobre plans d'alimentació sorollosos o dividits sempre que sigui possible.

5. Comportes de ferrita, filtres LC i aïllament

• Afegiu comportes de ferrita a les entrades dels rails analògics per bloquejar el soroll de commutació digital (p. ex., soroll del nucli del MCU, circuits de temporització).
• Utilitzeu filtres en xarxa Pi LC per a rails ADC ultra silenciosos o excitació de sensors.

Estudi de cas: Solució al soroll en un convertidor ADC en una placa de senyal mixta

Un mòdul sensor industrial IoT va presentar pics aleatoris en les lectures analògiques quan el transceptor sense fils iniciava la transmissió de dades a alta velocitat. L'anàlisi de la xarxa de distribució d'alimentació (PDN) va revelar que els corrents elevats de commutació s'acoblaven a través d'una línia compartida de 3,3V, afectant la referència del convertidor ADC. Després d'afegir una perla ferrita, un desacoblament local addicional i separar la VREF analògica de la VCC digital, la relació senyal-ratoll (SNR) de l'ADC va millorar en 22 dB i els pics de soroll van desaparèixer completament.

9. Disseny per a la fabricabilitat i col·laboració amb fabricants

Disseny o com de exhaustives siguin les seves pCB de senyal mixta simulacions, l'èxit de la vostra placa finalment depèn de com de bé es pot construir, provar i muntar pel fabricant triat. la integritat del senyal —i l'art de col·laborar amb fabricants de PCB—assegura que totes les vostres aspiracions de SI es tradueixin sense problemes en maquinari real i fiable. Disseny per a la Fabricació (DFM) —i l'art de col·laborar amb fabricants de PCB—assegura que totes les vostres aspiracions de SI es tradueixin sense problemes en maquinari real i fiable.

Per què és fonamental el DFM per al èxit de PCB mixt i SI

Els PCB moderns de senyal mixta sovint utilitzen components de pas reduït, configuracions HDI, control d'impedància precís, arrays densos de vies i disposicions complexes d'alimentació/massa. Si el vostre disseny no produeix construccions de gran qualitat a escala o requereix habitualment reprocessament degut a característiques irrealitzables, tots els vostres esforços en integritat de senyal estaran malgastats.

Consideracions clau de DFM per a dissenys de senyal mixta i alta velocitat

1. Configuració de capes i disponibilitat de materials

• Verifiqueu la configuració prevista del vostre PCB amb el vostre proveïdor abans de bloquejar el disseny — pregunteu sobre recomptes de capes assolibles, gruix mínim del dielèctric i pesos de coure.
• Utilitzeu materials que el fabricant tingui en estoc (FR-4, Rogers, làmines de baixa pèrdua) que satisfacin els vostres objectius de SI per a impedància controlada, baixa diafonia i alta aïllament.
• Confirmeu la simetria de la configuració (per minimitzar la torsió), especialment en PCB d'alta velocitat i HDI.

2. Tipus de via, relació d'aspecte i limitacions de perforació

• Compartiu els requisits de via del vostre projecte (forats passants, microvia, cecs/enterrats) i assegureu-vos que el vostre disseny sigui compatible amb les capacitats de fabricació.
• Manteniu relacions d'aspecte ≤10:1 per als forats passants o adopteu microvies escalonades/apilades per a HDI.
• Minimitzeu el «processament especial» (per exemple, perforació inversa de tocs) llevat que sigui absolutament necessari per a la integritat del senyal, ja que això afegirà costos i pot reduir el rendiment.

3. Control d'impedància—De la simulació a la realitat

• Comuniqueu les impedàncies objectives per a totes les línies de transmissió (50 Ω, 100 Ω diferencial, etc.) i feu referència a la geometria del vostre apilament en les notes de fabricació.
• Sol·liciteu cupons de prova o verificacions d'impedància durant el procés per confirmar que les xarxes crítiques compliran les especificacions.
• Confirmeu les capacitats del fabricant en gravat de precisió, metal·lització i control dielèctric.

4. Espessor del coure, anell anular i amplada/separació de pistes

• Definiu l'amplada/separació de les pistes i l'espessor del coure segons les directrius IPC i les limitacions del fabricant.
  • Per a traces analògiques i de potència sensibles, considereu utilitzar coure d'almenys 1 oz/ft² per garantir una PI robusta i una baixa caiguda de tensió.
• Assegureu-vos que els anells anulars al voltant dels vies (per a la fiabilitat del revestiment) compleixin els mínims establerts pel fabricant.
• Comproveu els esforats mínims de la màscara de soldadura, especialment en zones densament emplenes amb senyals mixtes i components BGA.

5. Accés a proves i sondes

• Inclou punts de prova tant en nodes analògics com digitals; col·laboreu amb el vostre muntador per verificar que les fixacions puguin accedir a totes les xarxes clau sense trobar components alts, connectors o coberts blindats.
• Disseny per a proves en circuit i funcionals: aquestes capacitats detecten sovint falles de SI o de muntatge.

Col·laborar eficaçment amb els fabricants de PCB

• Compartiu aviat i sovint: Proporcioneu l'estructura de capes, objectius d'impedància, distribucions clau i mapes de densitat al vostre fabricant tan aviat com sigui possible.
• Sol·liciteu una revisió DFM: Convideu a fer retroalimentació sobre qualsevol «senyal d'alerta» (per exemple, inviables mitjançant estructures, espais de coure restringits, problemes de gestió tèrmica).
• Pregunteu sobre processos afegits de valor: Alguns fabricants ofereixen simulació SI interna, verificació automàtica de llistats de connexions o inspecció/proves avançades (com ara raigs X per a HDI).
• Reviseu conjuntament la retroalimentació del prototip: Analitzeu detingudament els primers muntatges per detectar defectes de soldadura, capacitances/inductàncies inesperades o punts crítics de SI/EMI, i itereu segons sigui necessari abans d’escalar la producció.

Llista de comprovació de DFM i col·laboració amb el fabricant

Exemple del món real: solució de rendiments en producció amb DFM

Un centre d'IoT sense fils amb una PCB de 10 capes de senyal mixta va fallar les proves d'impedància en les seves línies diferencials USB durant el primer procés de fabricació. La causa arrel: substitucions no autoritzades del prepreg de baix Dk especificat van provocar que l'impedància de les pistes variés de 100 Ω a 115 Ω, incumplint les normatives. Mitjançant la col·laboració directa amb el fabricant, la validació de tots els materials i l'addició de documentació de l'estructura d'empilament als fitxers Gerber, el disseny va aprovar tant les proves d'integritat de senyal (SI) com les d'EMI/EMC en el següent lot, assolint un rendiment del 100 %.

10. Proves de PCB de senyal mixta per a fiabilitat

Les proves exhaustives són l'última garantia per a pCB de senyal mixta qualitat I la integritat del senyal . Fins i tot les targetes dissenyades amb més cura poden amagar defectes de fabricació, problemes de SI o vulnerabilitats en el món real imprevistes. Mitjançant l'adopció d'estratègies de validació completes que abordin tant els subsistemes analògics com digitals, protegiu la funcionalitat del vostre producte, el compliment normatiu i la fiabilitat a llarg termini.

Per què és crucial una prova completa

Els PCB mixtos integren de manera única la sensibilitat analògica i l'interruptor digital d'alta velocitat, creant un entorn de proves on fins i tot interferències mínimes o efectes paràsits poden provocar fallades a nivell de sistema. Problemes no detectats, com ara oscil·lacions de massa, transitoris d'alimentació o inestabilitat del rellotge, poden menysprear mesos de feina de disseny i comprometre la robustesa en condicions reals.

Tipus principals de proves per a PCB mixtos

1. Prova de funcionalitat

• Propòsit: Comprova que tant la circuiteria analògica com la digital funcionin segons les especificacions de disseny.
• Mètodes:  
  • Injecteu senyals analògics coneguts i verifiqueu les funcions de transferència ADC/DAC pel que fa a linealitat, relació senyal soroll (SNR) i distorsió harmònica total (THD).
  • Utilitzeu analitzadors lògics i testers de protocol per verificar els busos digitals (SPI, I2C, CAN, USB, HDMI) en quant a temporització correcta, transferències sense errors i compliment del protocol.
  • Emprau patrons de bucle invertit i rutines de firmware d'autocomprovació per a la inicialització a nivell de placa.

2. Prova d'esforç ambiental

• Propòsit: Descobreix defectes ocults o vulnerabilitats SI sota condicions extremes de temperatura, humitat i vibració.
• Mètodes:  
  • Cicles de temperatura (per exemple, de –40 °C a +85 °C), amb i sense alimentació.
  • Proves d'immersió en humitat, especialment crítiques per als frontals analògics o les entrades/sortides d'altes velocitats exposades a l'entorn.
  • Simulació de vibració i xoc: seguiment de pèrdues de senyal, oscil·lacions de massa o problemes SI relacionats amb connectors.

3. Prova de compliment EMC/EMI

• Propòsit: Assegura que les emissions i la susceptibilitat de la placa estiguin dins dels límits reglamentaris (FCC, CISPR, automoció, mèdica, etc.).
• Mètodes:  
  • Emissions radiades: escanegeu la placa en una cambra anecoica per mesurar l'EMI generada per rellotges sorollosos, línies de dades ràpides i dominis d'alimentació.
  • Emissions conduïdes: Avaluar si s'està injectant soroll a les línies d'alimentació de la placa.
  • Proves d'immunitat: Sotmetre la placa a energia RF o polsos d'ESD i confirmar un funcionament estable analògic/digital.

Equip comú per a proves de PCB de senyal mixta

Flux de treball òptim de proves

• Planificar punts de prova en el disseny: Incloure accés a prova tant analògic com digital—assegurant àrees desenjamatades per a oscil·loscopi, sonda lògica o mesura RF.
• Executa simulacions preproducció de SI/PI: Valida les xarxes crítiques en el prototip virtual abans de passar al maquinari.
• Prototipa, depura i documenta: Analitza els primers muntatges per detectar discrepàncies en SI (tancament d'ull, jitters, soroll) i registra les causes arrel i accions correctores.
• Realitza proves de conformitat exhaustius: Fins i tot els productes no certificats se'n beneficien dels tests d'EMI/EMC, que sovint revelen problemes de SI inesperats causats per errors en la disposició, la connexió a terra o el blindatge.
• Monitoritza durant el desplegament inicial: La retroalimentació del món real és inestimable per a la validació contínua de SI, especialment quan les aplicacions impliquen entorns canviant.