最適化された多層PCB設計は信号整合性をどのように向上させるか？

1. はじめに：混合信号多層PCB設計における最適化された信号整合性の重要性

今日、急速に進化するエレクトロニクス分野では、小型で高性能なデバイスへの需要が高まっており、アナログ回路とデジタル回路の両方を単一の 混合信号PCB 上に統合する動きが進んでいます。このような基板は、スマート産業用コントローラから自動車インフォテインメントシステムまで幅広い製品に電力を供給しており、その動作の中心には極めて重要な要素があります： 信号の完全性 .

信号整合性（SI） とは、プリント基板上を通過する電気信号の品質および信頼性を指します。信号がその意図された波形、電圧、タイミングを伝送中に維持できている場合、システムは期待通りに動作します。しかし、高速 デジタルPCB セクションと感度の高い アナログPCB 混合信号レイアウト上で複数のドメインが共存する場合、信号品質への脅威は増大します。高周波の遷移、スイッチングノイズ、および寄生効果により信号が劣化し、 クロストーク , グラウンドバウンス )、規制上の問題、そして市場投入までの長期間の遅延を招く可能性があります。 EMI eMI

なぜ混合信号PCBにおいて信号整合性（SI）がこれほど重要なのか？

混合信号基板は特有のSI課題に直面しています。デジタル回路が急峻なエッジレート、電圧変動、突発的な電流を発生させ、それらが容易にアナログ経路を汚染するためです。リファレンス上の不要なスパイクや、破損したクロックは、不正確なアナログ測定値、 グラウンドプレーン または破損したデータ転送を意味し、安全性が重視されるアプリケーションや高解像度アプリケーションでは特に深刻です。 ADC統合の失敗 —すべてが特に安全関連または高解像度アプリケーションにおいて重大な問題となります。

参考資料表：混合信号PCBにおけるSIの重要性

本ガイドの内容

この詳細ガイドでは、以下の内容を学ぶことができます。

• 基礎とは 混合信号PCB エンジニアリング
• SI管理のための実用的なベストプラクティス（キーワード例： インピーダンス制御 , 差動ペア配線 および アース戦略 )
• 性能と製造性を最大限に高めるための12段階のプロセス
• ビア、積層構造、デカップリングコンデンサなどに関する高度なカバレッジ
• トラブルシューティングのヒントとケーススタディ
• 最新のツール SIシミュレーション と PDN解析

2. ミックスドシグナルPCB設計とは？

A 混合信号PCB アナログおよびデジタルの両方のコンポーネントを単一の基板に統合したプリント回路基板です。この統合により、現代の電子機器は物理的なアナログ世界とデジタル領域を橋渡しすることが可能になり、センサーを多数搭載したIoT製品から高度な自動車用電子制御ユニット（ECU）まで実現しています。

ミックスドシグナル、アナログ、およびデジタルPCB領域の定義

• アナログPCB オーディオ、温度、電圧レベルなどの連続信号を処理します。これらの信号はノイズ、クロストーク、微小な電圧変動に対して非常に敏感です。
• デジタルPCB 離散的な論理信号（0と1）を処理します。一見堅牢に見えますが、特に高速のデジタル回路は電磁妨害、グラウンドバウンス、同時スイッチング出力（SSO）の主要な発生源となります。
• ミックスドシグナルPCB設計 これら二つの領域が共存しなければならないレイアウトを指し、 信号の完全性 、グラウンディング、および電源整合性に関する問題に細心の注意を払う必要があります。

ミックスドシグナルPCBの典型的な用途

ミックスドシグナルPCBは、以下のような多くのミッションクリティカルなシステムの基盤となっています。

• 産業オートメーション： 高精度センサインタフェースを備えたリアルタイム制御。
• 自動車システム: インフォテインメント、バッテリ管理、ADAS、エンジン制御。
• 消費者電子機器： スマートフォン、ウェアラブルデバイス、オーディオ機器、およびカメラ。
• 医療機器： 患者モニター、画像診断装置、および診断機器。
• 通信： ルーター、トランシーバー、SDR、および高速ネットワーキング機器。

表：ミックスド・シグナルPCBの使用例

なぜミックスドシグナルPCB設計が難しいのか

主な課題は、管理することです 信号の完全性 なぜなら：

• デジタル回路は高速の電圧変動（高dV/dt、高di/dt）を生じさせ、 共有されたグランドおよび電源ネットワークにノイズを誘導するからです。 共有されたグランドおよび電源ネットワークにノイズを誘導するからです。
• アナログ回路はマイクロボルトレベルといった微弱なノイズにも影響を受けやすく、それが SNR （信号対雑音比）の劣化や 治療法 （ADCにおける全高調波歪み）を引き起こす可能性があります。
• クロック（たとえば ADC統合の失敗 に供給されるもの）やデータラインが複数のドメインを横断することで、 クロストーク , リターンパスの不連続性 およびタイミングエラー。
• 不十分な実装 アース戦略 と PCBスタックアップ は、特に高密度の多層基板において、これらのリスクを増幅させる可能性があります。

主要なミックスドシグナル構成要素の理解

成功したミックスドシグナルPCBが達成すべきこと：

• 遮断： レイアウト、グランド分割、またはガードリングを通じて、アナログ信号をデジタルノイズから遮断すること。
• 信頼性の高い変換： クリーンな電源を使用して、ADC（例：12ビットまたは16ビット）およびDACが正確でジッターの少ないデータを提供できるようにすること。 クロック分配 ネットワークおよび最適化されたデカップリング。
• 制御インピーダンス： マイクロストリップ、ストリップライン、またはコプランナーウェーブガイド構造を用いた高速データ伝送路に対して、50 Ωシングルエンドまたは100 Ω差動配線を適用。
• 効果的な電源分配ネットワーク（PDN）： 適切なデカップリングコンデンサと電源プレーン設計により、リプルを抑制し、安定した電圧を維持。
• シールドおよびEMI対策： 感度の高い重要な領域において、ビアステッチング、銅張り、またはファラデーケースを使用。

3. ミックスドシグナルPCBにおける主要な信号完全性の課題

堅牢な設計を行う 混合信号PCB は繊細なバランスが必要です。共有された基板上で、アナログの感度とデジタルロジックの絶え間ない活動を巧みに調整する必要があります。データレートが上昇し、基板上の部品密度が高まるにつれて、堅牢な 信号の完全性 （SI）を確保することは、困難であるだけでなく、必須となります。以下では、信頼性が高く高性能な製品を提供するために、混合信号PCB設計者が対処しなければならない主な信号整合性の課題について説明します。

1. クロストークとノイズ結合

アナログ配線とデジタル配線が互いに近接して走線されている場合、特に長距離にわたって並行している場合には、急峻な変化をするデジタル信号が相互の静電容量およびインダクタンスを通じて、感度の高いアナログラインにノイズを注入します。この現象は クロストーク として知られています。高速設計では、これがアナログ測定に大きな誤差を引き起こしたり、データを破損させる可能性があります。不十分な 差動ペア配線 やインピーダンスの不一致は、この問題をさらに悪化させます。

2. グラウンドバウンスおよびグラウンドループ

グラウンドバウンス 高速デジタル出力が同時にスイッチングすると、グランド電圧が急激に変化する現象が発生します。この変化（同時スイッチング出力：SSO）は、アナログ部とデジタル部がグランド平面のすべてまたは一部を共有している場合に特に問題となります。これにより、デジタル回路のタイミング誤差が発生するだけでなく、A/Dコンバータやオペアンプ、高感度センサの基準電圧も妨害される可能性があります。

グラウンドループ 複数のグランド帰還経路が存在することで発生し、不要な「アンテナ」を形成して、ハム音、発振、あるいは環境中のEMI（電磁干渉）の受信を引き起こす可能性があります。このような理由から、混合信号基板では、適切なレイアウトや一点接地接続などの対策が極めて重要になります。 アース戦略 —慎重なレイアウト設計および一点接地接続—は、混合信号基板において極めて重要です。

3. 電源分配ネットワーク（PDN）ノイズ

電源レール上の変動は、高速でスイッチングする負荷（デジタルIC、クロックドライバなど）によって引き起こされ、リップルやノイズのバーストを発生させます。これらのノイズは、アナログ電源ラインやアナログ基準入力に直接結合する可能性があります。もし デカップリングコンデンサ が不十分、誤った配置、またはESR特性が不良である場合、電源品質が低下します。不安定な PDN は信号整合性（SI）を損なうだけでなく、ADC分解能にも悪影響を及ぼします（ジッタ、SNRの劣化、さらには機能的なエラーを引き起こすことがあります）。

4. インピーダンス不連続およびリターンパスの断絶

高速デジタル信号は、制御インピーダンス伝送線路（通常はマイクロストリップまたはストリップライン）として動作し、設計の不適切なビア、コネクタ、または分割された電源／グラウンドプレーンなど、いかなる不連続も信号の反射、定在波、および インピーダンスミスマッチ を引き起こします。同様に、アナログおよびデジタル信号のリターンパスは、短く、直接的であり、分割やスタブがない状態でなければなりません。さもなければ 反射 と 信号喪失 発生する

表：一般的な断絶とその影響

5. EMI／EMCの課題

電磁干渉 (EMI) 電磁干渉（EMI）および電磁両立性（EMC）は、特に複合信号レイアウトにおいて包括的な課題です。高速エッジのデジタル回路はEMIの「発生源」となり、一方でアナログセンサーやRF入力、ADCは脆弱な「被害者」となります。不十分な 遮断 不適切なプレーン配置やビアステッチの欠如により、基板が放送アンテナと化し、規制認証に失敗するリスクがあります。

6. シグナルタイミングおよびクロック分配の問題

不安定な クロック分配 過剰な クロックジッタ は、異なるドメイン間でタイミングのずれ（スキュー）を引き起こし、予測不能な遅延、メタスタビリティ、およびデータストロービングエラーを生じさせます。これは特に クロックドメインクロスング の際に顕著です。ADCおよびDACはクロックノイズおよびジッタに対して特に脆弱であり、これにより有効帯域幅と精度が低下します。

7. 不十分なシミュレーションおよびプリレイアウト解析

現代のPCBの複雑さを考えると、専用の SIシミュレーション と 電源完全性（PI） 解析を行わずに設計を「思いつきで」進めるのは危険です。シミュレーションツール（HyperLynx、Ansys SIwave、Keysight ADSなど）を使えば、製造前に配線長の不一致、リターンパスの不連続、寄生容量、局所的な発熱ポイントなどの微細な問題を事前に予測し、修正することが可能です。

4. 最佳プラクティスと重要な考慮事項

設計する 混合信号PCB は優れた 信号の完全性 は、繊細で包括的なアプローチを必要とします。積層順序から電源分配に至るまで、すべての意思決定が実際の使用における基板の最終的な性能に影響を与える可能性があります。このセクションでは、アナログ／デジタル統合に関する設計の基本から高度なテクニックまで、本質的かつ実行可能なベストプラクティスを紹介します。

1. 基板の領域分割を早い段階で計画する

明確な機能的分離が不可欠です。専用のエリアを各機能に割り当てます アナログPCB と デジタルPCB 回路図作成およびレイアウトのフロアプランニング中に、ノイズのカップリング、グランドバウンス、およびドメイン間のクロストークを大幅に低減するために物理的な距離を確保してください。経験則として、デジタルクロック信号や高速データ信号を、感度の高いアナログ部品の下または近くを通さないでください。

主な対策：

• ADC、センサー、アナログアンプは、発振器、FPGA、スイッチングレギュレータ、高周波クリスタル源から可能な限り離して配置してください。
• 容量性カップリングを制限するために、主要なデジタルデータバスの方向を、重要なアナログ信号パスに対して垂直になるように配置してください。

2. PCBのレイヤースタックアップを最適化

PCBスタックアップ eMI耐性からインピーダンス制御に至るまであらゆるものに影響します。高速信号層が、途切れのないグランド（必要に応じて電源）プレーンに挟まれた構造を採用してください。これにより、制御されたインピーダンスの伝送ラインが形成されるだけでなく、過渡電流に対して短く直接的な リターンパス を実現できます。

3. グラウンディング戦略の基本

グラウンディングは、混合信号の信号完全性の要です。一般的に、次の2つの考え方があります。

• 一点接地（スターグラウンド）: アナログとデジタルのリターンを制御された方法で接続する専用の接合点—特に低周波および中周波設計に効果的です。
• 連続したグランドプレーン： 高周波／高周波数設計の場合、必要に応じて注意深くセグメンテーションされた堅牢で連続した銅のプレーンを使用することで、最短のリターンパスを実現し、EMIの発生を最小限に抑えることができます。

混合信号基板における最適なグラウンディング技術：

• グラウンドループを避ける 各回路機能に対して単一のリターンパスを確保することによって。
• 思いつきでグランドプレーンを分割しないでください。 絶対に必要な場合にのみ分割を行い、常にADCまたはメインコンバータ直下の一点で低インピーダンス接続を行ってください。
• ガードリングまたは銅箔埋め込みを活用 高インピーダンスのアナログラインや重要なアナログ回路の周囲に設けて、さらに遮蔽効果を高めてください。

4. インピーダンス制御と差動ペア配線の使用

高速デジタルトレースは、インタフェースの要件に合わせた（50Ωシングルエンド、100Ω差動が一般的）ラインとして配線する必要があります。これにより、信号の反射や定在波を最小限に抑えることができます。 インピーダンス制御 差動信号（Ethernet、LVDS、USB、HDMIなど）では、トレース間隔と長さのマッチングが不可欠です。

5. 電源分配およびデカップリングの堅牢性を確保

ほら 電源分配ネットワーク（PDN） は十分な検討を要する重要な設計要素です。

• アナログ用とデジタル用のレールには、個別のレギュレータ またはフィルタリングされたドメインを使用してください。アナログ用途には低ノイズLDO（リニアレギュレータ）、デジタル負荷にはスイッチングレギュレータ（SMPS）を使用し、必要に応じてフィルタ処理を行ってください。
• デカップリングコンデンサを戦略的に配置してください （高周波・低周波フィルタリングのために複数の容量値を組み合わせ）ICの電源ピンにできるだけ近接して配置します。ESRの低いコンデンサを選択し、セラミックMLCC（0.01 μF、0.1 μF、1 μFなど）を適切に組み合わせて使用してください。
• フェライトビーズを採用する またはアナログとデジタルの平面／レール間に小型の分離用インダクタ。

例：デカップリング表

6. EMI／EMC対策を優先する

多層的なアプローチを採用する：

• シールドキャップ および高リスクのアナログ回路やRFセクションには金属製エンクロージャを使用する。
• ステッチングによる接続 （規則的に配置されたグランドビア）は、アナログセクション周囲および基板端に沿って配置し、リターン電流を閉じ込めることでEMIの「漏れ」を低減する。
• クロック配線の注意深い設計 ：クロックラインは短くし、アナログ領域から離して配線し、隣接するグランドトレースまたはグランドプレーンでシールドすること。スロットが入った、または分割されたグランド領域をクロック信号が横切らないようにして、放射を防ぐ。

7. シミュレーションツールとDFMチェックで検証する

推測しないで―必ずシミュレーションを実施！ SIシミュレーション と PDNアナライザ hyperLynx、Ansys SIwave、Cadence Sigrity、またはAltium／OrCADに内蔵のツールなどのツールを使用して評価します。

• 信号アイダイアグラム
• クロストークの予測
• リターンパスの完全性
• 電源およびグランドのリップル
• サーマルホットスポット／熱管理

5. 最適化された高効率のミックスドシグナルPCB設計のための12ステップ

習得 信号の完全性 デザインの核心となるのです デザインの過程は 混合信号のPCB リアルな条件下で 信頼性のあるパフォーマンスです 業界で実証された12のステップを紹介します 各ステップは業界におけるベストプラクティスや 共通の落とし穴や 実行可能な技術的な知恵を反映しています

ステップ1: アナログとデジタルを早期に分離する

1.1 アナログとデジタル領域を特定する

• 図面をチェックして 部品を分類する 純粋にアナログ,デジタル,または混合信号 (ADC,DAC,CODECなど) として.
• 各回路の機能について,低騒音アナログ,デジタル論理,高速クロッキングなどについて,注記してください.

1.2 戦略的配置

• 物理的に アナログ領域とデジタル領域を分離する pCBレイアウトにおいて。
• アナログ信号はデジタルバスから離して配線し、アナログICの下にデジタルトレースを走らせないようにする。
• シルクスクリーンまたは銅マークを使用して境界を示し、組立およびトラブルシューティングを支援する。

ステップ2：適切なインターフェースを持つ部品を選択

異なるサブシステムを統合する際、適切なインターフェースプロトコルを選ぶことで両方の性能が向上する パフォーマンス と 信号の完全性 .

一般的なインターフェースと最適な使用例

ステップ3：正確な測定のためにADC機能を強化する

3.1 用途に適したADCを選択する

• 考える 主要なADC仕様 ：分解能（12、16、24ビット）、SNR、THD、最大サンプリングレート、入力インピーダンス、リファレンス電圧の安定性。
• アプリケーションに適したアーキテクチャを選択してください：SAR、シグマ・デルタ、またはパイプラインADC。

3.2 安定したクロックを提供し、ノイズ源を分離する

• ジッタの低いオシレーターを使用してください。クロックジッタは高速ADCにおける有効ビット数（ENOB）を低下させます。
• クロックトレースをノイズの多いディジタルバスから物理的に分離してください。
• 低ESRコンデンサを使用してADCの電源をデカップリングしてください。

3.3 リファレンス電圧をクリーンに保つ

• リファレンスコンデンサ（10–100 μF、および0.1 μFセラミック）をADCのVrefピン近くに配置してください。
• リファレンスライン周囲のガードリングにより、さらにノイズの結合を低減できます。

ステップ4：効率的なPCBスタックアップの設計

綿密に設計された PCBスタックアップ 混合信号の成功における基盤を形成します。

• 高速信号層を堅牢なリファレンス平面に隣接させて配置してください。
• 配線された信号の下でグランドまたは電源平面を分割しないでください。
• 反りやたわみを最小限に抑え、クロストーク抑制を支援するために、積層構造の対称性を維持してください。

ステップ5：効果的なグランド設計を実装する

• 一点接続 アナロググランドとデジタルグランドの間（通常はADCで接続）。
• グランドパスにはしっかりとした広い銅箔パターン／弧状配線を使用し、抵抗およびインダクタンスを最小限に抑える。
• 雇用する ガードトレース および敏感なアナログ信号の周囲に銅箔パターンを配置する。

ステップ6：電源分配およびデカップリングの最適化

6.1 専用電源の使用

• アナログ電源とデジタル電源レールを分離する。アナログにはLDOを使用し、デジタルにはスイッチング／フェライトフィルタリングを使用する。
• 可能な限りクリーンな電源ラインからADCおよびその他の高精度部品を供給してください。

6.2 ノイズフィルタリング用のデカップリングコンデンサ

• すべてのICごとに、高周波用（0.01–0.1 µF）とバルク用（1–10 µF）のMLCCを組み合わせて配置してください。
• コンデンサからピンまでの配線をできるだけ短くして、ループ面積を最小限に抑えてください。

ステップ7：アナログおよびデジタル配線を効率的にレイアウトする

• アナログ配線とデジタル配線を交差させないでください —レイヤーを分けて、分離されたルーティングを維持してください。
• 高速信号線を、リターン電流が分岐する場所やグランドの隙間の上に配線しないでください。
• 高速／差動ペアのトレース長さを揃えてください。正確な幅を得るためにインピーダンス計算ツールを使用します。

ステップ8：熱管理戦略の実施

• 発熱する部品（レギュレータ、大電流ドライバ、プロセッサ）を特定します。
• 使用 サーマル・ヴィア 熱を内層または反対側の層に伝導させるために、専用の銅箔（サーマルパッド）を使用します。
• 高電力密度の場合、強制空冷、ヒートシンク、あるいは埋め込み銅の検討を行ってください。

ステップ9：混合信号設計の改善におけるクロック分配の同期

• 低スキューのバッファを使用してクロックをファンアウトします。
• 短く直接的なトレースを使用し、グランドプレーンでシールドしながらクロックを配線します。
• 分割されたグランド上にクロックトレースを避けてください。連続したリファレンス平面を維持してください。

ステップ10：ノイズ管理のためのシールド対策を実施

• 使用 ファラデーケージ 、特にノイズに敏感なアナログ／RFセクションには金属製シールドキャップや固体銅製ボックスを使用してください。
• シールドされた領域周囲および基板エッジに沿って、グランドビアを密に配置してください。

ステップ11：ミックスド・シグナル多層PCB設計のシミュレーション

• SI／PIシミュレーションツール（HyperLynx、Ansys SIwave、Keysight ADS、Altium Designer SI）を使用して以下を解析します：
  • インピーダンスの連続性
  • アイダイアグラムおよびジッター
  • 波動力
  • リターンパスおよびクロストークの脆弱性

ステップ12：製造用ファイルの準備とダウンロード

• 積層図面、主要な材料仕様（例： 銅の厚さ 誘電率、ビアの種類）を確認・確定してください。
• 確保する 阻害制御 ガーバーファイルにおけるテストポイントの指示が明確であることを確認してください。
• シールド、ビアステッチング、サーマルビアに関する注釈付き参照を追加してください。
• 両方の領域に対して包括的なネットリストおよび機能テストアクセスを含めてください。

6. ビアの理解と信号完全性への影響

ビア —複数の層を接続する微小な垂直接続部である 混合信号PCB —は、信号品質の低下原因として見過ごされがちです。 信号の完全性 しかし、クロック周波数が数百MHzを超えてGHz領域に達する現在では、伝送線路のインピーダンスからクロストーク、グランドバウンスに至るまで、ビア構造はあらゆる側面にますます大きな影響を及ぼします。高速信号やアナログ性能を確実にするには、ビアの特性を理解し最適化することが不可欠です。

混合信号基板におけるビアの種類とその役割

ビアにはさまざまな形式があり、それぞれが信号品質に特定の影響を与えます：

ビアのインダクタンスおよびキャパシタンスの影響

一般的な 高速PCB , ビアのインダクタンス と 容量 collectively known as 寄生要素 —高速エッジ信号を歪ませる意図しない副次的現象。これらの影響は特に インピーダンス制御 （例：50 Ωシングルエンド、100 Ω差動）環境で問題となる。

主な影響：

• 寄生インダクタンス 原因:
  • エッジの遅延、高周波数成分の減衰
  • 反射、信号のオーバーシュートおよびリンギング
• 寄生容量 原因:
  • 局所的なインピーダンス低下、高速エッジでの歪み
  • ビア間または隣接するプレーン間のクロストークの増加

例：10 Gbps データライン

PCB内部の接続されていない部分（スタブ）が1 mmあるビアは、数GHzで共振を引き起こし、10 Gbpsのシリアル信号を著しく歪める可能性があります。このスタブを除去または短縮すること（バックドリルやブラインドマイクロビアの使用）により、信号振幅、アイ幅、タイミングジッタを仕様内に回復できます。

ビアの最適化と信号完全性のための戦略

ビア使用量の最適化は、高速およびミックスドシグナル基板における最も効果的な設計判断の一つです。以下は主要なベストプラクティスです。

• ビア数を最小限に抑える すべての重要な高速信号または感度の高いアナログトレースに沿って。
• マイクロビアを使用する gHz以上の配線では、長尺のスルーホールビアではなく、短いブラインドビアまたはマイクロビアを使用してください。
• ビアスタブを避ける :

• • 可能であれば、アクティブ層以下の余分なビア筒部を除去するためにバックドリルを実施してください。
  • 孤立したテールを残さず、層間遷移を「層から層へ」に制限してください。

• 配置による最適化 :

• • 差動ペアでは対称性を維持してください。
  • ループ面積を最小限に抑え、リターンパスを確保するために、高速ビアをリファレンスグランドビア（ビアステッチ）に近接させてください。

• グランド平面との近接性 ：デジタルおよびミックスド信号の場合、各信号ビアの近くに常にグランドビアを配置し、放射型EMIのリスクを低減します。

表：ビア最適化ガイドライン

製造性とSIのためのアスペクト比の考慮

アスペクト比 （ビア穴の深さ対直径）は製造性と信号品質の両方に影響します。アスペクト比が高いと、めっきが不安定になり（空洞や開口部のリスク）があり、特にHDI設計においてビアのインピーダンスが上昇します。

• 推奨されるアスペクト比： 標準スルーホールは≤10:1；マイクロビアはさらに低い値
• 使用ケース： 1.6 mm厚のPCBの場合、0.16 mm（6.3ミル）以上の最小ビア径で安全なめっきが可能

SI事例：高速シリアル伝送におけるマイクロビアとスルーホールの比較

通信機器メーカーの設計エンジニアが、12層の混合信号バックプレーンを設計する際に、6.25 GbpsのSerDesペアで従来のスルーホールビアをバックドリルされたブラインドマイクロビアに置き換えました。アイパターンのジッタが31%低減し、クロストーク（5 GHz時）は半分になり、EMI試験も初回で合格しました。これは、最新のビア戦略がSIに直接的な利点をもたらすことを証明しています。

ベストプラクティスのまとめ

• 要求仕様、製造性、および基板の積層構成に基づいてビアの種類と構造を選択してください。 信号の完全性 demands, manufacturability, and board stack-up。
• シミュレーション（Ansys SIwave、HyperLynx、またはAltiumのSIツールを使用）により、500 Mbpsを超える信号線や重要なアナログ信号におけるビア結合、共振、反射のリスクを評価してください。
• 常にSIの要件とPCB製造業者からのDFMフィードバックを両立させ、信頼性の高い実装を実現してください。

7. 高速およびミックスドシグナルPCBにおけるグラウンドプレーン戦略

適切に設計された グラウンドプレーン は、すべての高性能PCBにおける信号完全性の静かな守護者です。 混合信号PCB デジタル信号の速度が上昇し、アナログ精度が高まるにつれて、グラウンド系はすべての信号に対する重要なリターンパスとなり、EMIに対するシールドとして、またすべてのアナログおよびデジタル測定における「ゼロボルト」基準として機能します。しかし、グラウンドプレーンのレイアウトにおけるわずかな誤りが、最も高度な設計であっても静かに破綻させる可能性があります。

ミックスドシグナルPCBにおけるグラウンドプレーンの役割

両方とも アナログPCB と デジタルPCB サブシステムにおいて、グラウンドプレーンは以下の3つの基本的な機能を果たします：

• 信号リターンパス： 高速デジタル信号および高感度アナログ信号の両方について、送信源と負荷間の低インピーダンスかつ直接的な経路を確保します。
• EMI抑制： 放射された電磁 emissions を吸収・遮断する連続的なシールドを提供し、内部のクロストークと外部からの干渉の受信の両方を抑制します。
• 基準安定性： ADC統合や高精度なアナログ測定に不可欠な、一定の電圧基準を維持します。

グランドプレーン実装のベストプラクティス

1. 固定的で途切れないグランドプレーンを使用する

• 信号層とは別に、完全に途切れのないグランド専用の層（または複数層）を設ける。
• 信号配線の直下でグランドプレーンを切断、スロット加工、分割しないようにする。
  • 事実： 高速信号配線の直下にあるグランドプレーンのスロットや切断は、帰還電流に迂回を強いてループ面積を著しく増加させ、EMIやノイズ感受性が大幅に悪化します。
• 高速および高分解能アナログ回路は、その基準グランドの真上に配置し、帰還「ループ」を短縮して寄生インダクタンスを最小限に抑える。

2. アナログとデジタルのグランドを厳密に分離する

• 多くの混合信号PCBでは、アナログおよびデジタルのグランドを論理的に（必ずしも物理的にではなく）分離し、単一のスターポイントで接続することが賢明です。 論理的に aDCまたはDAC直下など、単一の スターポイント で接続することで、ノイズの多いデジタルグランドのリターン電流がアナログ基準電圧を汚染するのを防ぐことができます。
• 物理的な分割は必要に応じてのみ行う 必要に応じてのみ ；理由なく分割してはならず、常に重要な変換／インタフェースポイントに低インピーダンスの「ブリッジ」を設けてください。
• アンテナとして動作する可能性のある、アナログおよびデジタルグランド配線の長距離並行走線は避けてください。

3. ビアでグラウンドプレーンをステッチする

• 使用 ステッチングによる接続 シールドされた領域、基板の端部、および高速信号ビアの隣に配置されたグランドビアは、EMIを効果的に抑制し、信号のリターンループを短縮します。
• 平面を横切る差動または高速ペアについては、信号ビアの両側にグランドビアを配置して、適切なリターン電流経路を確保してください。

4. 重要用途には多層グランドプレーンを使用する

• 多層PCB（例：4層、6層以上）では、低インピーダンスのリターン経路と追加的なシールドを得るために、常に複数のグランドプレーンを設けるべきです。信号層の両側にグランドプレーンを配置する「グランドサンドイッチ」構造を検討してください。
• スタックアップの例：  
  • レイヤー2：デジタル用のソリッドグランド
  • レイヤー4：アナロググランド（ADCスター・ポイントで接続）
  • レイヤー6：シャーシまたはシールドグランド（筐体またはRF用途向け）

実用的なグランドプレーン設計ガイドライン—表

8. 電源完全性：クリーンな電力供給ネットワークの確保

堅牢な設計を行う 電源完全性 （PI）とは、単に電圧をデバイスに供給するだけではなく、あらゆる高感度アナログフロントエンド、すべての高速デジタル信号、そしてあらゆる高精度コンバータに対して、実際の負荷条件のいかんを問わず常にノイズのない安定した電源供給を保証することを意味します。混合信号PCB設計においては、 電力分配 戦略はアース接続やインピーダンス制御と同様に重要です。 信号の完全性 戦略はアース接続やインピーダンス制御と同様に重要です。

混合信号PCBにおけるパワーリンテグリティの重要性

ノイズが多く不安定な パワーデリバリーネットワーク（PDN） は、優れたアナログまたはデジタルレイアウトであってもその性能を損なってしまう可能性があります。以下の点を考慮してください。

• 電源リップルが直接的に ADC統合の失敗 に結合することで、有効な分解能やS/N比が低下し、クロック付きインターフェースでジッタが発生する原因となります。
• 高速なデジタルスイッチングによる過渡的な電圧降下（「グランドディップ」）が発生し グラウンドバウンス またはクロストークが発生し、アナログ回路がこれを増幅または復調する可能性がある。
• 不十分な デカップリングコンデンサ または配置の不適切なバルクコンデンサにより、電源レールが発振またはリンギングを起こし、論理状態やセンサー読み取り値が破損する可能性がある。

クリーンな電力供給のための戦略

1. アナログとデジタルの電源ドメインを分離する

• 可能であれば、アナログ用とデジタル用の別個の電源レールを使用する。アナログドメインには低ノイズのリニアレギュレータ（LDO）から電源を供給し、高効率のスイッチング電源（SMPS）はデジタルドメインに使用する。
• 重要なセンサーや高分解能ADCには、追加でアナログ電源フィルタ（LCフィルタまたはフェライトビーズ＋コンデンサ）を設ける。
• 感度の高い回路部分をさらに隔離するために、アナログおよびデジタルの電源プレーンまたは覆銅を物理的に分離する。

2. PDN解析とインピーダンス目標の活用

• PDNを定義し、シミュレーションを行うことにより PDNアナライザ すべてのチップが最大負荷ステップにおいて安定した電圧を受けるように、ツール（HyperLynx、Keysight ADS、Ansysなど）を使用する。
• 各レールに対してインピーダンス目標値（Z_target）を設定する。現代のロジック（1.2V、1.8V、3.3Vレール）の場合、大電流経路では10～20 mΩ程度に低く設定されることがある。

3. 階層的なデカップリングコンデンサ配置

• MLCC（0.01 μF、0.1 μF、1 μF）を、物理的に可能な限り各電源ピンに近接して配置する。理想的には、最短ルートで直下または隣接する位置に配置すること。
• 大容量コンデンサ（10 μF、22 μF、タンタルまたはセラミック）は、ICのクラスタ近くまたは電源入力部に分散配置する。
• 高速デジタルIC（FPGA、MCU、DDR）の場合、同時スイッチングノイズ（SSO）を低減するために追加の局所デカップリングを使用する。

例：混合信号PCB向けデカップリングコンデンサ表

4. 電源プレーンのインピーダンスと共振を最小限に抑える

• 低抵抗化のために、重要なアナログレールについては電源用銅箔の厚さ（≥1 oz/ft²）と面積を最大化してください。
• プレーン形状はシンプルで途切れないようにしてください。局所的なインピーダンス上昇を招くため、狭いネック部や枝分かれ部分は避けてください。
• 高ノイズ領域を横切らないよう、短く広いトレースで電源（レギュレータ）から負荷まで配線してください。
• 可能であれば、高速信号トレースをノイズの多いまたは分割された電源プレーン上に重ねないでください。

5. フェライトビーズ、LCフィルタ、およびアイソレーション

• デジタルスイッチングノイズ（例：MCUコアノイズ、クロック回路）を遮断するために、アナログレールの入力部にフェライトビーズを追加してください。
• 超低ノイズのADCレールまたはセンサ励起用に、LCパイ型ネットワークフィルタを使用してください。

ケーススタディ：複合信号基板におけるADCノイズの修正

無線トランシーバーが高速データ送信を開始した際、アナログIoTセンサーモジュールでアナログ読み取り値にランダムなスパイクが発生しました。PDN解析により、高スイッチング電流が共有された3.3Vレールを通じて結合し、ADCリファレンスに影響を与えていることが明らかになりました。フェライトビーズの追加、局所的なデカップリングコンデンサの増設、およびアナログVREFとデジタルVCCの分離後、ADCのSNRは22dB改善され、ノイズスパイクは完全に消失しました。

9. 製造性設計（DFM）と基板製造業者との連携

どれほど高度な 混合信号PCB 設計であろうとも、またどれほど包括的な 信号の完全性 シミュレーションを行っても、実際に選定した製造業者がその基板をどれだけ正確に製作、テスト、組立できるかによって、最終的な成功が決まります。 製造向け設計 (DFM) —そしてPCB製造業者との協業の技術—は、信号整合性（SI）に関するすべての目標が、現実の信頼性あるハードウェアとして正確に実現されることを保証します。

なぜ混合信号PCBとSIの成功においてDFMが重要なのか

現代の混合信号PCBは、細ピッチ部品、HDI積層構造、精密なインピーダンス制御、高密度ビア配列、および厳しい電源／グランドレイアウトを頻繁に使用しています。設計が量産時に高品質な製造を実現できない場合、あるいは製造不可能な仕様が原因で再加工を繰り返す必要がある場合、すべての信号完全性への取り組みが無駄になります。

混合信号および高速設計における主要なDFM上の考慮点

1. 積層構造と材料の入手可能性

• レイアウト確定前に、意図するPCBの積層構造をベンダーと確認してください 実現可能な層数、最小誘電体厚さ、銅箔重量について確認してください。
• 信号完全性（SI）の目標である制御インピーダンス、低クロストーク、高遮離を満たす、製造業者が在庫を持つ材料（FR-4、Rogers、低損失ラミネートなど）を使用してください。
• 特に高速およびHDI基板では、反りを最小限に抑えるために積層の対称性を確認してください。

2. ビアの種類、アスペクト比、ドリル制限

• プロジェクトの ビア要件を共有してください （スルーホール、マイクロビア、ブラインド／バーリッド）を使用し、設計が製造能力に適合していることを確認してください。
• スルーホールのアスペクト比は10:1以下に保つか、HDI向けにステガード／スタックド・マイクロビアを採用してください。
• SI上での絶対的な必要がない限り、「特別な処理」（例：バックドリリングのスタブ）は最小限に抑えてください。これらはコストを増加させ、歩留まりを低下させる可能性があります。

4. インピーダンス制御—シミュレーションから実現へ

• 目標インピーダンスの伝達 すべての伝送線路（50 Ω、100 Ω 差動など）について、ファブノート内で積層構造を参照しながら目標インピーダンスを明記してください。
• 重要なネットが仕様を満たすことを検証するために、テストクーポンまたは工程中のインピーダンス測定を依頼してください。
• 精密エッチング、めっき、誘電体制御に関する製造業者の能力を確認してください。

4. 銅の厚さ、アニュラーリング、およびトレース幅／ピッチ

• トレース幅／ピッチおよび銅の厚さを、IPCガイドラインおよび製造業者の制約に基づいて設定してください。
  • 敏感なアナログおよび電源トレースについては、堅牢なPIと低電圧降下を実現するために、≥1 oz/ft²の銅箔を使用することを検討してください。
• ビア周囲のアニュラーリング（メッキ信頼性のため）が製造業者の最小要件を満たしていることを確認してください。
• 特に高密度のミックスドシグナル領域やBGA領域において、最小ソルダーレジスト離隔距離が確保されているかを検証してください。

5. テストおよびプローブアクセス

• アナログおよびデジタルノードの両方にテストポイントを設けてください。アセンブリ業者と連携し、高い部品、コネクタ、シールドキャップなどの障害物なく、治具がすべての重要なネットに到達可能であることを確認してください。
• インサーキットテストおよび機能テストに対応できるように設計してください。こうした機能により、SIや実装上の不具合を頻繁に検出できます。

PCB製造業者との効果的な協働

• 早期かつ継続的に共有する： 可能な限り早期に積層構造、インピーダンス目標値、主要なレイアウト、密度マップを製造業者に提供してください。
• DFMレビューを依頼する： 構造上実現不可能な設計、銅のクリアランス制限、熱管理上の課題など、「赤旗」（問題の兆候）に関するフィードバックを依頼してください。
• 付加価値工程について確認してください。 一部の基板メーカーは、独自にSIシミュレーション、自動ネットリスト検証、または高度なテスト／検査（HDI向けX線検査など）を提供しています。
• 試作のフィードバックを共同でレビューしてください。 はんだ接合部の欠陥、予期しない容量／インダクタンス、SI／EMIのホットスポットなどについて、最初の量産前試作品を共同で詳細に検査し、必要に応じて改良を重ねてください。

DFMおよび製造業者との連携チェックリスト

実例：DFMによる生産歩留まりの改善

10層の混合信号PCBを搭載したワイヤレスIoTハブが、初回の製造時に差動USBラインのインピーダンス試験に失敗しました。原因は、指定された低Dkプリプレグが未承認のものに置き換えられたことで、トレースインピーダンスが100Ωから115Ωにずれ、規格適合が失敗したためです。ファブリケーターと直接連携し、使用材料をすべて検証するとともに、Gerberファイルに積層構成のドキュメントを追加した結果、次回ロットではSIおよびEMI/EMC試験の両方に合格し、歩留まり100%を達成しました。

10. 混合信号PCBの信頼性試験

徹底的な試験は、信頼性を確保する最後の防衛手段です 混合信号PCB 品質と 信号の完全性 最も綿密に設計された基板であっても、製造上の欠陥やSI問題、あるいは予期しない現実環境での脆弱性が存在する可能性があります。アナログおよびデジタルサブシステムの両方に対応した包括的な検証戦略を採用することで、製品の機能性、規制への適合性、長期的な信頼性を守ることができます。

なぜ包括的なテストが重要なのか

ミックスドシグナルPCBは、アナログ信号の感度と高速デジタルスイッチングを独自に統合しているため、わずかな干渉や寄生成分でもシステムレベルの障害を引き起こす可能性があるテスト環境となります。グラウンドバウンス、電源トランジェント、クロックジッタなど、検出されないままの問題は、長期間にわたる設計作業の成果を損ない、現場での堅牢性を低下させる可能性があります。

ミックスドシグナルPCBの主要なテスト種類

1. 機能テスト

• 目的： アナログ回路およびデジタル回路の両方が設計仕様どおりに動作することを検証します。
• 方法:  
  • 既知のアナログ信号を注入し、ADC/DACの伝達関数についてリニアリティ、SNR、THDを確認します。
  • 論理アナライザとプロトコルテスタを使用して、SPI、I2C、CAN、USB、HDMIなどのデジタルバスの適切なタイミング、エラーのないデータ転送、およびプロトコル準拠を検証します。
  • 基板レベルの初期化のために、ループバックパターンと自己チェック機能付きファームウェアルーチンを使用します。

2. 環境ストレス試験

• 目的： 温度、湿度、振動の極端な条件下で、潜在的な欠陥やSI（信号整合性）の脆弱性を明らかにします。
• 方法:  
  • 温度サイクル試験（例：－40 °C から +85 °Cまで）、通電時および非通電時。
  • 湿気吸収試験。特に環境に露出するアナログフロントエンドまたは高速I/Oにおいて極めて重要です。
  • 振動および衝撃シミュレーション — シグナルドロップアウト、グラウンドバウンス、コネクタ関連のSI問題を追跡します。

3. EMI/EMC適合試験

• 目的： 基板からの放出および感受性が規制限界内にあることを確認します（FCC、CISPR、自動車用、医療用など）。
• 方法:  
  • 放射イミュニティ試験：アンチエコー室で基板をスキャンし、ノイズの多いクロック、高速データライン、および電源ドメインからのEMIを測定します。
  • 伝導性エミッション：ノイズが基板の電源ラインに注入されていないかを評価します。
  • イミュニティ試験：基板にRFエネルギーまたはESDパルスを照射し、アナログ／デジタル動作の安定性を確認します。

混合信号PCBテストで使用される一般的な機器

ベストプラクティスのテストワークフロー

• レイアウトでテストポイントを計画する： アナログおよびデジタル両方のテストアクセスを含め、オシロスコープ、ロジックプローブ、またはRF測定用の邪魔のない領域を確保する。
• 量産前SI／PIシミュレーションを実行する： ハードウェアの製作前に、バーチャルプロトタイプで重要なネットを検証してください。
• プロトタイプ作成、デバッグ、および文書化： SI（アイクロージャ、ジッタ、ノイズ）に関する不一致を早期ビルドで分析し、根本原因および是正措置のステップを記録します。
• 包括的なコンプライアンス試験を実施してください： 認定を受けていない製品でさえもEMI／EMC試験から恩恵を受けます。この試験は、レイアウト、グラウンディング、またはシールドの欠陥によって引き起こされる予期しないSI問題を明らかにすることがよくあります。
• 初期展開中に監視してください： 現実の現場からのフィードバックは、特に環境が変化するアプリケーションにおいて、SIの継続的検証にとって非常に貴重です。